大規(guī)模可編程邏輯器件CPLD和FPGA是當(dāng)今應(yīng)用最廣泛的兩類可編程專用集成電路(ASIC),電子設(shè)計工程師用它可以在辦公室或?qū)嶒炇依镌O(shè)計出所需的專用集成電路,從而大大縮短了產(chǎn)品上市時間,降低了開發(fā)成本.此外,可編程邏輯器件還具有靜態(tài)可重復(fù)編程和動態(tài)系統(tǒng)重構(gòu)的特性,使得硬件的功能可以象軟件一樣通過編程來修改,這樣就極大地提高了電子系統(tǒng)設(shè)計的靈活性和通用性.該設(shè)計完成了在一片可編程邏輯器件上開發(fā)簡易計算機(jī)的設(shè)計任務(wù),將單片機(jī)與單片機(jī)外圍電路集成化,能夠輸入指令、執(zhí)行指令、輸出結(jié)果,具有在電子系統(tǒng)中應(yīng)用的普遍意義,另外,也可以用于計算機(jī)組成原理的教學(xué)試驗.該文第一章簡要介紹了可編程ASIC和EDA技術(shù)的歷史、現(xiàn)狀、未來并對本課題作了簡要陳述.第二章在芯片設(shè)計的兩種輸入法即原理圖輸入法和HDL輸入法之間做出比較,決定選用HDL輸入法.第三章描述了具體的設(shè)計過程和設(shè)計手段,首先將簡易計算機(jī)劃分為運算器、CPU控制器、存儲器、鍵盤接口和顯示接口以及系統(tǒng)控制器,然后再往下分為下層子模塊.輸入法的語言使用的是Verilog HDL,鑒于篇幅所限,源代碼部分不在論文之中.第四章對設(shè)計的綜合與實現(xiàn)做了總結(jié),給出了時序仿真波形圖.該文針對FPGA和RISC這兩大課題,對RISC在FPGA上的實現(xiàn)進(jìn)行了初淺的探索與嘗試.從計算機(jī)體系結(jié)構(gòu)入手,剖析了精簡指令集計算機(jī)的原理,通過該設(shè)計的實踐對ASIC和EDA的設(shè)計潛力有了更進(jìn)一步的領(lǐng)悟.
標(biāo)簽：
FPGA
指令集
計算機(jī)
上傳時間：
2013-05-21
上傳用戶：hewenzhi
