RiSC-v 指令集手冊(cè) 卷 1：用戶級(jí)指令集體系結(jié)構(gòu)（User-Level ISA）
標(biāo)簽： RiSC-v 指令集
上傳時(shí)間： 2022-06-18
上傳用戶：XuVshu
玄鐵C910指令集手冊(cè)，是一款基于RISC-V指令集的高性能處理器，采用12級(jí)亂序執(zhí)行流水線、高精度混合分支預(yù)測(cè)器，并搭載AI擴(kuò)展指令的異構(gòu)處理器，可用于音視頻處理等應(yīng)用領(lǐng)域。
上傳時(shí)間： 2022-06-18
上傳用戶：
本文會(huì)介紹如何在兼容ARM V4指令集的32位RISC處理器（FA526）所構(gòu)建的SoC平臺(tái)上（即FIE8100），運(yùn)用智原科技所提供的FA526-Linux開發(fā)包通過armboot裝載Linux操作系統(tǒng)。使開發(fā)人員可以在基于FIE8100 SoC的仿真平臺(tái)-MediaCreative!上進(jìn)行二次開發(fā)和驗(yàn)證設(shè)計(jì)。
上傳時(shí)間： 2013-12-16
上傳用戶：lwwhust
龍芯2E處理器用戶手冊(cè) 中國科學(xué)院計(jì)算技術(shù)研究所 意法半導(dǎo)體公司 2006年 9 月 龍芯2E處理器是一款實(shí)現(xiàn)64位MIPS III 指令集的通用RISC處理器。龍芯2E的指 令流水線每個(gè)時(shí)鐘周期取四條指令進(jìn)行譯碼，并且動(dòng)態(tài)地發(fā)射到五個(gè)全流水的功能部件 中。雖然指令在保證依賴關(guān)系的前提下進(jìn)行亂序執(zhí)行，但是指令的提交還是按照程序原 來的順序，以保證精確中斷和訪存順序執(zhí)行。
上傳時(shí)間： 2015-08-18
上傳用戶：saharawalker
SimpleScaler（RISC處理器仿真分析程序）指令集相對(duì)應(yīng)的匯編，鏈接程序源碼。由通用GNU binutils改寫而得。應(yīng)在Linux下編譯，運(yùn)行。
標(biāo)簽： SimpleScaler RISC 處理器 仿真分析
上傳時(shí)間： 2014-01-11
上傳用戶：qiao8960
西門子tc35i AT指令集的詳細(xì)說明文檔。包括Standard V.25ter AT Commands、傳真指令、GSM07.07指令集、以及西門子增強(qiáng)AT指令集說明。
標(biāo)簽： Standard Commands 07.07 35i
上傳時(shí)間： 2013-12-13
上傳用戶：小草123
ATmega8是基于增強(qiáng)的AVR RISC結(jié)構(gòu)的低功耗8位CMOS微控制器。由于其先進(jìn)的指令 集以及單時(shí)鐘周期指令執(zhí)行時(shí)間， ATmega8 的數(shù)據(jù)吞吐率高達(dá)1 MIPS/MHz，從而可以 緩減系統(tǒng)在功耗和處理速度之間的矛盾。
標(biāo)簽： ATmega8 RISC CMOS AVR
上傳時(shí)間： 2017-03-30
上傳用戶：shinesyh
DLX指令集RISC CPU verilog源碼，使用哈佛結(jié)構(gòu)可實(shí)現(xiàn)十多種指令
標(biāo)簽： dlx 指令集 risc cpu verilog
上傳時(shí)間： 2022-05-16
上傳用戶：d1997wayne
大規(guī)模可編程邏輯器件CPLD和FPGA是當(dāng)今應(yīng)用最廣泛的兩類可編程專用集成電路(ASIC),電子設(shè)計(jì)工程師用它可以在辦公室或?qū)嶒?yàn)室里設(shè)計(jì)出所需的專用集成電路,從而大大縮短了產(chǎn)品上市時(shí)間,降低了開發(fā)成本.此外,可編程邏輯器件還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)系統(tǒng)重構(gòu)的特性,使得硬件的功能可以象軟件一樣通過編程來修改,這樣就極大地提高了電子系統(tǒng)設(shè)計(jì)的靈活性和通用性.該設(shè)計(jì)完成了在一片可編程邏輯器件上開發(fā)簡易計(jì)算機(jī)的設(shè)計(jì)任務(wù),將單片機(jī)與單片機(jī)外圍電路集成化,能夠輸入指令、執(zhí)行指令、輸出結(jié)果,具有在電子系統(tǒng)中應(yīng)用的普遍意義,另外,也可以用于計(jì)算機(jī)組成原理的教學(xué)試驗(yàn).該文第一章簡要介紹了可編程ASIC和EDA技術(shù)的歷史、現(xiàn)狀、未來并對(duì)本課題作了簡要陳述.第二章在芯片設(shè)計(jì)的兩種輸入法即原理圖輸入法和HDL輸入法之間做出比較,決定選用HDL輸入法.第三章描述了具體的設(shè)計(jì)過程和設(shè)計(jì)手段,首先將簡易計(jì)算機(jī)劃分為運(yùn)算器、CPU控制器、存儲(chǔ)器、鍵盤接口和顯示接口以及系統(tǒng)控制器,然后再往下分為下層子模塊.輸入法的語言使用的是Verilog HDL,鑒于篇幅所限,源代碼部分不在論文之中.第四章對(duì)設(shè)計(jì)的綜合與實(shí)現(xiàn)做了總結(jié),給出了時(shí)序仿真波形圖.該文針對(duì)FPGA和RISC這兩大課題,對(duì)RISC在FPGA上的實(shí)現(xiàn)進(jìn)行了初淺的探索與嘗試.從計(jì)算機(jī)體系結(jié)構(gòu)入手,剖析了精簡指令集計(jì)算機(jī)的原理,通過該設(shè)計(jì)的實(shí)踐對(duì)ASIC和EDA的設(shè)計(jì)潛力有了更進(jìn)一步的領(lǐng)悟.
標(biāo)簽： FPGA 指令集 計(jì)算機(jī)
上傳時(shí)間： 2013-05-21
上傳用戶：hewenzhi
微處理器指令集設(shè)計(jì)垂直指令格式指令類型及其使用頻度CISC指令集特點(diǎn) RISC指令集特點(diǎn)指令集設(shè)計(jì)的發(fā)展微處理器指令集設(shè)計(jì)的基本要求處理器設(shè)計(jì)的藝術(shù)就是定義一個(gè)指令集在軟件方面，支持對(duì)程序員有用的功能在硬件實(shí)現(xiàn)方面，的實(shí)現(xiàn)要盡可能有效率具有較長的生命周期，最好是這個(gè)指令集還應(yīng)使以后更復(fù)雜的實(shí)現(xiàn)也有同樣的效率
上傳時(shí)間： 2014-04-14
上傳用戶：wushengwu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
