PCI(Peripheral Component Interconnect)總線以其高性能、低成本、開放性、獨(dú)立于處理器、軟件透明等眾多優(yōu)點(diǎn)成為當(dāng)今最流行的計(jì)算機(jī)局部總線。在嵌入式系統(tǒng)領(lǐng)域中,許多IP都是基于PCI總線設(shè)計(jì)的。本文闡述一種以ARM9作為CPU的嵌入式系統(tǒng)的PCI北橋設(shè)計(jì)與驗(yàn)證。 首先介紹基于ARM的嵌入式系統(tǒng)結(jié)構(gòu),并深入研究PCI2.2總線行為規(guī)范。在此基礎(chǔ)上提出一種基于ARM處理器的PCI總線北橋的設(shè)計(jì)方案,整個(gè)設(shè)計(jì)主要分為主設(shè)備接口模塊,目標(biāo)設(shè)備接口模塊,配置寄存器模塊和集成總線仲裁器三大部分。對于主設(shè)備接口模塊和目標(biāo)設(shè)備接口模塊,論文主要從數(shù)據(jù)通路和控制路徑的實(shí)現(xiàn)兩方面進(jìn)行闡述。對于集成的總線仲裁器,設(shè)計(jì)采用兩優(yōu)先級的循環(huán)優(yōu)先算法,通過一組設(shè)備編號寄存器實(shí)現(xiàn)了PCI總線上的仲裁,此外,論文對跨時(shí)鐘域的信號同步和PCI配置寄存器也作了較為詳細(xì)的描述,最終采用自頂向下的方法實(shí)現(xiàn)了整個(gè)設(shè)計(jì)。 在驗(yàn)證部分,引入了基于平臺(tái)的驗(yàn)證思路,通過搭建驗(yàn)證平臺(tái),可以高效地實(shí)現(xiàn)驗(yàn)證。論文重點(diǎn)討論了驗(yàn)證平臺(tái)的搭建和行為模型的建立,并介紹了一種命令總線,通過打包各個(gè)驗(yàn)證點(diǎn)控制驗(yàn)證流程。此外,為提高驗(yàn)證的自動(dòng)化程度,論文對驗(yàn)證所使用的腳本也進(jìn)行了描述。通過此驗(yàn)證平臺(tái)和腳本,提高了整個(gè)驗(yàn)證系統(tǒng)的可移植性和可重用性。 論文最終完成了PCI北橋的RTL級的功能描述,并使用仿真軟件完成對設(shè)計(jì)的仿真驗(yàn)證。設(shè)計(jì)通過驗(yàn)證并成功實(shí)現(xiàn)在基于ARM的集成處理器,達(dá)到預(yù)定的功能設(shè)計(jì)要求,并具有良好的性能,最后對后續(xù)開發(fā)進(jìn)行了探討。
標(biāo)簽:
ARM
PCI
北橋
上傳時(shí)間:
2013-05-22
上傳用戶:uuuuuuu