The past decade has seen an explosion of machine learning research and appli- cations; especially, deep learning methods have enabled key advances in many applicationdomains,suchas computervision,speechprocessing,andgameplaying. However, the performance of many machine learning methods is very sensitive to a plethora of design decisions, which constitutes a considerable barrier for new users. This is particularly true in the booming field of deep learning, where human engineers need to SElect the right neural architectures, training procedures, regularization methods, and hyperparameters of all of these components in order to make their networks do what they are supposed to do with sufficient performance. This process has to be repeated for every application. Even experts are often left with tedious episodes of trial and error until they identify a good set of choices for a particular dataset.
標簽： Auto-Machine-Learning-Methods-Sys tems-Challenges
上傳時間： 2020-06-10
上傳用戶：shancjb
%this is an example demonstrating the Radial Basis Function %if you SElect a RBF that supports it (Gausian, or 1st or 3rd order %polyharmonic spline), this also calculates a line integral between two %points.
上傳時間： 2021-07-02
上傳用戶：19800358905
FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實驗 Verilog邏輯源碼Quartus工程文件+文檔說明,FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。1 實驗簡介在前面的實驗中我們練習了 SD 卡讀寫，VGA 視頻顯示等例程，本實驗將 SD 卡里的 BMP 圖片讀出，寫入到外部存儲器，再通過 VGA、LCD 等顯示。本實驗如果通過液晶屏顯示，需要有液晶屏模塊。2 實驗原理在前面的實驗中我們在 VGA、LCD 上顯示的是彩條，是 FPGA 內部產生的數據，本實驗將彩條替換為 SD 內的 BMP 圖片數據，但是 SD 卡讀取速度遠遠不能滿足顯示速度的要求，只能先寫入外部高速 RAM，再讀出后給視頻時序模塊顯示module top( input clk, input rst_n, input key1, output [5:0] seg_sel, output [7:0] seg_data, output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sd_ncs, //SD card chip SElect (SPI mode) output sd_dclk, //SD card clock output sd_mosi, //SD card controller data output input sd_miso, //SD card controller data input output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip SElect output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24
標簽： fpga
上傳時間： 2021-10-27
上傳用戶：
FPGA讀取OV5640攝像頭數據并通過VGA或LCD屏顯示輸出的Verilog邏輯源碼Quartus工程文件+文檔說明，FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, output cmos_scl, //cmos i2c clock inout cmos_sda, //cmos i2c data input cmos_vsync, //cmos vsync input cmos_href, //cmos hsync refrence,data valid input cmos_pclk, //cmos pxiel clock output cmos_xclk, //cmos externl clock input [7:0] cmos_db, //cmos data output cmos_rst_n, //cmos reset output cmos_pwdn, //cmos power down output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip SElect output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);
上傳時間： 2021-12-18
上傳用戶：
基于FPGA設計的sdram讀寫測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明，DRAM選用海力士公司的 HY57V2562 型號,容量為的 256Mbit,采用了 54 引腳的TSOP 封裝, 數據寬度都為 16 位, 工作電壓為 3.3V,并丏采用同步接口方式所有的信號都是時鐘信號。FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps/1psmodule top(input clk,input rst_n,output[1:0] led,output sdram_clk, //sdram clockoutput sdram_cke, //sdram clock enableoutput sdram_cs_n, //sdram chip SElectoutput sdram_we_n, //sdram write enableoutput sdram_cas_n, //sdram column address strobeoutput sdram_ras_n, //sdram row address strobeoutput[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank addressoutput[12:0] sdram_addr, //sdram addressinout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24 ; //external memory user interface address widthparameter BUSRT_BITS = 10 ; //external memory user interface burst widthparameter BURST_SIZE = 128 ; //burst sizewire wr_burst_data_req; // from external memory controller,write data request ,before data 1 clockwire wr_burst_finish; // from external memory controller,burst write finish
標簽： fpga sdram verilog quartus
上傳時間： 2021-12-18
上傳用戶：
PW4203 is a 4.5-22V input, 2A multi-cell synchronous Buck Li-Ion battery charger, suitable forportable application. SElect pin is convenient for multi-cell charging. 800 kHz synchronous buckregulator integrates of 22V rating FETs with ultra low on- resistance to achieve high efficiency andsimple circuit design.The PW4203 is available in an 8-pin SOP package, provides a very compact system solution andgood thermal conductance
標簽： pw4203
上傳時間： 2022-02-11
上傳用戶：
數字示波器功能強大,使用方便,但是價格相對昂貴。本文以Ti的MSP430F5529為主控器,以Altera公司的EP2C5T144C8 FPGA器件為邏輯控制部件設計數字示波器。模擬信號經程控放大、整形電路后形成方波信號送至FPGA測頻,根據頻率值選擇采用片上及片外高速AD分段采樣。FPGA控制片外AD采樣并將數據輸入到FIFO模塊中緩存,由單片機進行頻譜分析。測試表明:簡易示波器可以實現自動選檔、多采樣率采樣、高精度測頻及頻譜分析等功能。Digital oscilloscope is powerful and easy to use, but also expensive. The research group designed a low-cost digital oscilloscope, the chip of MSP430F5529 of TI is chosen as the main controller and the device of EP2C5T144C8 of Altera company is used as the logic control unit. Analog signal enter the programmable amplifier circuit, shaping circuit and other pre-processing circuit. The shaped rectangular wave signal is sent to FPGA for measure the frequency. According to the frequency value to SElect AD on-chip or off-chip high-speed AD for sampling. FPGA controls the off-chip AD sampling and buffers AD data by FIFO module. The single chip microcomputer receives the data, and do FFT for spectrum analysis. The test shows that the simple oscilloscope can realize automatic gain SElection, sampling at different sampling rates, high precision frequency measurement and spectrum analysis.
上傳時間： 2022-03-27
上傳用戶：
1.Spartan-6 系列封裝概述Spartan-6 系列具有低成本、省空間的封裝形式，能使用戶引腳密度最大化。所有Spartan-6 LX 器件之間的引腳分配是兼容的，所有Spartan-6 LXT器件之間的引腳分配是兼容的，但是Spartan-6 LX和Spartan-6 LXT器件之間的引腳分配是不兼容的。表格1 Spartan-6 系列FPGA封裝2.Spartan-6 系列引腳分配及功能詳述Spartan-6 系列有自己的專用引腳，這些引腳是不能作為SElect IO 使用的，這些專用引腳包括：專用配置引腳，表格2 所示GTP高速串行收發器引腳，表格3 所示表格2 Spartan-6 FPGA專用配置引腳注意：只有LX75, LX75T, LX100, LX100T, LX150, and LX150T器件才有VFS、VBATT、RFUSE引腳。表格3 Spartan-6 器件GTP通道數目注意：LX75T 在FG(G)484 和CS(G)484 中封裝4 個GTP通道，而在FG(G)676中封裝了8 個GTP通道；LX100T在FG(G)484 和CS(G)484 中封裝4個GTP通道，而在FG(G)676 和FG(G)900中封裝了8 個GTP通道。如表4，每一種型號、每一種封裝的器件的可用IO 引腳數目不盡相同，例如對于LX4TQG144器件，它總共有引腳144 個，其中可作為單端IO 引腳使用的IO 個數為102 個，這102 個單端引腳可作為51 對差分IO 使用，另外的32 個引腳為電源或特殊功能如配置引腳。表格4 Spartan6 系列各型號封裝可用的IO 資源匯總表格5 引腳功能詳述
標簽： spartan-6
上傳時間： 2022-06-18
上傳用戶：
摘要：介紹在Linux操作系統環境下Socket網絡編程的原理、流程和最終實現。編程采用客戶端/服務器模式。提出解決多個客戶端連接服務器時無法處理I/0多路復用問題的方法。提出通過最小化報文傳輸來減少傳輸時廷，為Bandwidth Delay Product調節TCP窗口，實現充分利用帶寬提高Linux的Socket性能。在實際網絡傳輸環境復雜多變的情況下，達到優化網絡傳輸性能的目的。關鍵詞：linux；性能優化；Socket；SElect（）1引言隨著Internet的日益發展和普及，網絡在嵌入式系統中應用非常廣泛，越來越多的嵌入式設備采用Linux操作系統。Linux是一個源代碼公開的免費操作系統，具有強移植性"，所以對基于Linux的Socket網絡編程的研究越來越重要。2Socket簡介在Linux中的網絡編程通過Socket接口進行，是一種特殊的I/O，也是一種特殊的文件描述符。Socket是使用標準Linux文件符（file descriptor）和其他程序通信的方式。這里Socket 編程采用客戶/服務器模式如圖1所示。
上傳時間： 2022-06-23
上傳用戶：
關于ARM怎么樣在RAM中運行在KEIL環境下怎么樣讓程序在RAM中運行。以下是主要是圖片示例。。。文字就不多描述了。。。。平臺：KEIL FOR ARM5.0A注意：1、目標代碼<RAM的空間其實KEIL已經帶了這些例程了。下面我以LPC214XKIT學習板光盤目錄下的Arm_Uart0_AD_Demo 這個程序為例重新建一個Arm_Uart0_AD_Demo 這個例程保存名字為：Arm_Uart0_AD_Demo選擇芯片：LPC2142（看看你的是什么芯片就選什么）這里我選LPC2142然后加入：加入T_ad.c Uart0.cUartODemo.c Startup.s四個文件選擇項目輸出文件：我們在Arm_Uart0_AD_Demo目錄下建一個RAM的目錄“RAM”這個目錄取什么名都可以的。建個目錄方便管理點擊 SElect floder for objects指定一下RAM的路徑即可。
上傳時間： 2022-07-22
上傳用戶：aben
