Nios無痛入門.chm
上傳時間： 2013-06-19
上傳用戶：eeworm
專輯類-實用電子技術專輯-385冊-3.609G Nios無痛入門.chm
上傳時間： 2013-06-12
上傳用戶：cursor
本文研究了基于Nios Ⅱ的FPGA-CPU調試技術。論文研究了NiosⅡ嵌入式軟核處理器的特性；實現了以Nios Ⅱ嵌入式處理器為核心的FPGA-CPU調試系統的軟、硬件設計；對兩種不同類型的FPGA-CPU進行了實際調試，對實驗數據進行了分析。 在硬件方面，為了控制和檢測FPGA-CPU，設計并實現了FPGA-CPU的控制電路、FPGA-CPU的內部通用寄存器組掃描電路、存儲器電路等；完成了各種外圍設備接口的設計；實現了調試系統的整體設計。 在軟件方面，設計了調試監控軟件，完成了對FPGA-CPU運行的控制和信號狀態的監測。這些信號包括地址和數據總線以及各種寄存器的數據等；實現了多種模式下的FPGA-CPU調試支持單時鐘調試、單步調試和軟件斷點多種調試模式。此外，設計了專用的編譯軟件，實現了基于不同指令系統的偽匯編程序編譯，提高了調試效率。 本文作者在實現了FPGA-CPU調試系統基礎上，對兩種指令系統不同、結構迥異的FPGA-CPU進行實際調試。調試結果表明，這種基于IP核的可復用設計技術，能夠在一個FPGA芯片內實現調試系統和FPGA-CPU的無縫連接，能夠有效地調試FPGA-CPU。
上傳時間： 2013-08-04
上傳用戶：zhch602
本文深入研究了Nios 自定制指令的軟硬件接口，基于Altera 的IP 核FFT V2.2.0實現了變換長度為1024 點的高速復數FFT 算法，提出了一種在Nios 嵌入式系統中定制用戶FFT 算
上傳時間： 2013-04-24
上傳用戶：hfmm633
Nios II 處理器中文小冊子（altera) NIOS開發板APEX20K版數據手冊 niosii資料-軟件開發文檔 北航NIOS教程
標簽： Nios
上傳時間： 2013-04-24
上傳用戶：ggwz258
本文研究了基于Nios Ⅱ的FPGA-CPU調試技術。論文研究了NiosⅡ嵌入式軟核處理器的特性；實現了以Nios Ⅱ嵌入式處理器為核心的FPGA-CPU調試系統的軟、硬件設計；對兩種不同類型的FPGA-CPU進行了實際調試，對實驗數據進行了分析。 在硬件方面，為了控制和檢測FPGA-CPU，設計并實現了FPGA-CPU的控制電路、FPGA-CPU的內部通用寄存器組掃描電路、存儲器電路等；完成了各種外圍設備接口的設計；實現了調試系統的整體設計。 在軟件方面，設計了調試監控軟件，完成了對FPGA-CPU運行的控制和信號狀態的監測。這些信號包括地址和數據總線以及各種寄存器的數據等；實現了多種模式下的FPGA-CPU調試支持單時鐘調試、單步調試和軟件斷點多種調試模式。此外，設計了專用的編譯軟件，實現了基于不同指令系統的偽匯編程序編譯，提高了調試效率。 本文作者在實現了FPGA-CPU調試系統基礎上，對兩種指令系統不同、結構迥異的FPGA-CPU進行實際調試。調試結果表明，這種基于IP核的可復用設計技術，能夠在一個FPGA芯片內實現調試系統和FPGA-CPU的無縫連接，能夠有效地調試FPGA-CPU。
上傳時間： 2013-05-19
上傳用戶：xinyuzhiqiwuwu
FPGA nios ii 快速入門教程 適用于初學者 簡單易懂 方便
上傳時間： 2013-08-15
上傳用戶：wfeel
高速FPGA（NIOS II）系統設計和實現
上傳時間： 2013-08-24
上傳用戶：zhyfjj
nios ii 入門手冊中文版 一、建立quartus ii工程 首先，雙擊quartus ii 9.1圖標打開軟件，界面如下圖1.1所示 1.1 新建工程 （1） 點擊file –>New Project Wizard 出現圖1.2所示的對話框。 （2） 點擊Next。如圖1.3所示：第一行是工程的路徑，二、三行為實體名。填好后點擊Next。 （3）此處可選擇加入已設計好的文件到工程，點擊Next。 （4）選擇設計器件如圖1.5所示。接著點擊Next （5）接著點擊Next。無需改動，點擊finish，顯示如下圖所示。 （6）此時，工程已經建立完成，接下來需要建立一個原理圖輸入文件，點擊file –>New ->Block Diagram/Schematic File 后如圖所示。
上傳時間： 2014-12-25
上傳用戶：cx111111
Nios 的用戶定義接口邏輯實例 有許多人問我使用 Nios 的用戶定義接口邏輯怎么用，想了幾天決定設計一個實例來說明。該例為一個使用 user to interface logic 設計的 PWM 實例，其中包括三個文件： plus32.v 是一個為 32bit nios 設計的 pwm 實例。 plus16.v 是一個為 16bit nios 設計的 pwm 實例。 test.s 是一個使用中斷調用 pwm 的匯編語言測試程序。以上模塊和程序均調試通過，并可穩定工作。這里讓大家參考是使大家通過該例來真正理解 user to interface logic 設計方法，和nios 中通過匯編調用中斷的方法，所以超值喔。另外熱烈歡迎大家的指導。 注：在設計 Nios 時，將你調用的 user to interface logic 插件重命名為 plus_0，這樣我的 test.s 可不作任何改動，你就可用示波器通過 nios 的 plus 管腳觀察到一個要求的輸出。
上傳時間： 2013-11-15
上傳用戶：cc1915
