<sup id="qoasy"></sup>
VHDL語言100例 VHDL學(xué)習(xí)資料VHDL 編程要點VHDL編程心得體會:100vhdl例子VHDL 編程要注意問題.docVHDL——按鍵消抖.docVHDL電路簡化.docVHDL編程心得體會.pdfvhd開發(fā)的官方手冊.pdf第1例 帶控制端口的加法器第2例 無控制端口的加法器第3例 乘法器第4例 比較器第5例 二路選擇器第6例 寄存器第7例 移位寄存器第8例 綜合單元庫第9例 七值邏輯與基本數(shù)據(jù)類型第10例 函數(shù)第11例 七值邏輯線或分辨函數(shù)第12例 轉(zhuǎn)換函數(shù)第13例 左移函數(shù)第14例 七值邏輯程序包第15例 四輸入多路器第16例 目標(biāo)選擇器第17例 奇偶校驗器第18例 映射單元庫及其使用舉第19例 循環(huán)邊界常數(shù)化測試第20例 保護保留字第21例 進程死鎖 第22例 振蕩與死鎖第23例 振蕩電路第24例 分辨信號與分辨函數(shù)第25例 信號驅(qū)動源第26例 屬性TRANSACTION和分辨信號第27例 塊保護及屬性EVENT,第28例 形式參數(shù)屬性的測試第29例 進程和并發(fā)語句第30例 信號發(fā)送與接收第31例 中斷處理優(yōu)先機制建模第32例 過程限定第33例 整數(shù)比較器及其測試第34例 數(shù)據(jù)總線的讀寫第35例 基于總線的數(shù)據(jù)通道第36例 基于多路器的數(shù)據(jù)通道第37例 四值邏輯函數(shù)第38例 四值邏輯向量按位或運算第39例 生成語句描述規(guī)則結(jié)構(gòu)第40例 帶類屬的譯碼器描述第41例 帶類屬的測試平臺第42例 行為與結(jié)構(gòu)的混合描述第43例 四位移位寄存器第44例 寄存／計數(shù)器第45例 順序過程調(diào)用第46例 VHDL中g(shù)eneric缺省值的使用第47例 無輸入元件的模擬第48例 測試激勵向量的編寫第49例 delta延遲例釋第50例 慣性延遲分析第51例 傳輸延遲驅(qū)動優(yōu)先第52例 多倍（次）分頻器第53例 三位計數(shù)器與測試平臺第54例 分秒計數(shù)顯示器的行為描述6第55例 地址計數(shù)器第56例 指令預(yù)讀計數(shù)器第57例 加.c減.c乘指令的譯碼和操作第58例 2－4譯碼器結(jié)構(gòu)描述第59例 2－4譯碼器行為描述第60例 轉(zhuǎn)換函數(shù)在元件例示中的應(yīng)用第61例 基于同一基類型的兩分辨類型的賦值相容問題第62例 最大公約數(shù)的計算第63例 最大公約數(shù)七段顯示器編碼第64例 交通燈控制器第65例 空調(diào)系統(tǒng)有限狀態(tài)自動機第66例 FIR濾波器第67例 五階橢圓濾波器第68例 鬧鐘系統(tǒng)的控制第69例 鬧鐘系統(tǒng)的譯碼第70例 鬧鐘系統(tǒng)的移位寄存器第71例 鬧鐘系統(tǒng)的鬧鐘寄存器和時間計數(shù)器第72例 鬧鐘系統(tǒng)的顯示驅(qū)動器第73例 鬧鐘系統(tǒng)的分頻器第74例 鬧鐘系統(tǒng)的整體組裝第75例 存儲器第76例 電機轉(zhuǎn)速控制器第77例 神經(jīng)元計算機第78例ccAm2901四位微處理器的ALU輸入第79例ccAm2901四位微處理器的ALU第80例ccAm2901四位微處理器的RAM第81例ccAm2901四位微處理器的寄存器第82例ccAm2901四位微處理器的輸出與移位第83例ccAm2910四位微程序控制器中的多路選擇器第84例ccAm2910四位微程序控制器中的計數(shù)器／寄存器第85例ccAm2910四位微程序控制器的指令計數(shù)器第86例ccAm2910四位微程序控制器的堆棧第87例 Am2910四位微程序控制器的指令譯碼器第88例 可控制計數(shù)器第89例 四位超前進位加法器第90例 實現(xiàn)窗口搜索算法的并行系統(tǒng)（1）——協(xié)同處理器第91例 實現(xiàn)窗口搜索算法的并行系統(tǒng)（2）——序列存儲器第92例 實現(xiàn)窗口搜索算法的并行系統(tǒng)（3）——字符串存儲器第93例 實現(xiàn)窗口搜索算法的并行系統(tǒng)（4）——頂層控制器第94例 MB86901流水線行為描述組成框架第95例 MB86901寄存器文件管理的描述第96例 MB86901內(nèi)ALU的行為描述第97例 移位指令的行為描述第98例 單周期指令的描述第99例 多周期指令的描述第100例 MB86901流水線行為模型
標(biāo)簽： vhdl
上傳時間： 2021-10-21
上傳用戶：ttalli
VHDL 基礎(chǔ)程序百例 FPGA 邏輯設(shè)計源碼VHDL語言100例第1例 帶控制端口的加法器第2例 無控制端口的加法器第3例 乘法器第4例 比較器第5例 二路選擇器第6例 寄存器第7例 移位寄存器第8例 綜合單元庫第9例 七值邏輯與基本數(shù)據(jù)類型第10例 函數(shù)第11例 七值邏輯線或分辨函數(shù)第12例 轉(zhuǎn)換函數(shù)第13例 左移函數(shù)第14例 七值邏輯程序包第15例 四輸入多路器第16例 目標(biāo)選擇器第17例 奇偶校驗器第18例 映射單元庫及其使用舉第19例 循環(huán)邊界常數(shù)化測試第20例 保護保留字第21例 進程死鎖 第22例 振蕩與死鎖第23例 振蕩電路第24例 分辨信號與分辨函數(shù)第25例 信號驅(qū)動源第26例 屬性TRANSACTION和分辨信號第27例 塊保護及屬性EVENT,第28例 形式參數(shù)屬性的測試第29例 進程和并發(fā)語句第30例 信號發(fā)送與接收第31例 中斷處理優(yōu)先機制建模第32例 過程限定第33例 整數(shù)比較器及其測試第34例 數(shù)據(jù)總線的讀寫第35例 基于總線的數(shù)據(jù)通道第36例 基于多路器的數(shù)據(jù)通道第37例 四值邏輯函數(shù)第38例 四值邏輯向量按位或運算第39例 生成語句描述規(guī)則結(jié)構(gòu)第40例 帶類屬的譯碼器描述第41例 帶類屬的測試平臺第42例 行為與結(jié)構(gòu)的混合描述第43例 四位移位寄存器第44例 寄存／計數(shù)器第45例 順序過程調(diào)用第46例 VHDL中g(shù)eneric缺省值的使用第47例 無輸入元件的模擬第48例 測試激勵向量的編寫第49例 delta延遲例釋第50例 慣性延遲分析第51例 傳輸延遲驅(qū)動優(yōu)先第52例 多倍（次）分頻器第53例 三位計數(shù)器與測試平臺第54例 分秒計數(shù)顯示器的行為描述6第55例 地址計數(shù)器第56例 指令預(yù)讀計數(shù)器第57例 加.c減.c乘指令的譯碼和操作第58例 2－4譯碼器結(jié)構(gòu)描述第59例 2－4譯碼器行為描述第60例 轉(zhuǎn)換函數(shù)在元件例示中的應(yīng)用第61例 基于同一基類型的兩分辨類型的賦值相容問題第62例 最大公約數(shù)的計算第63例 最大公約數(shù)七段顯示器編碼第64例 交通燈控制器第65例 空調(diào)系統(tǒng)有限狀態(tài)自動機第66例 FIR濾波器第67例 五階橢圓濾波器第68例 鬧鐘系統(tǒng)的控制第69例 鬧鐘系統(tǒng)的譯碼第70例 鬧鐘系統(tǒng)的移位寄存器第71例 鬧鐘系統(tǒng)的鬧鐘寄存器和時間計數(shù)器第72例 鬧鐘系統(tǒng)的顯示驅(qū)動器第73例 鬧鐘系統(tǒng)的分頻器第74例 鬧鐘系統(tǒng)的整體組裝第75例 存儲器第76例 電機轉(zhuǎn)速控制器第77例 神經(jīng)元計算機第78例ccAm2901四位微處理器的ALU輸入第79例ccAm2901四位微處理器的ALU第80例ccAm2901四位微處理器的RAM第81例ccAm2901四位微處理器的寄存器第82例ccAm2901四位微處理器的輸出與移位第83例ccAm2910四位微程序控制器中的多路選擇器第84例ccAm2910四位微程序控制器中的計數(shù)器／寄存器第85例ccAm2910四位微程序控制器的指令計數(shù)器第86例ccAm2910四位微程序控制器的堆棧第87例 Am2910四位微程序控制器的指令譯碼器第88例 可控制計數(shù)器第89例 四位超前進位加法器第90例 實現(xiàn)窗口搜索算法的并行系統(tǒng)（1）——協(xié)同處理器第91例 實現(xiàn)窗口搜索算法的并行系統(tǒng)（2）——序列存儲器第92例 實現(xiàn)窗口搜索算法的并行系統(tǒng)（3）——字符串存儲器第93例 實現(xiàn)窗口搜索算法的并行系統(tǒng)（4）——頂層控制器第94例 MB86901流水線行為描述組成框架第95例 MB86901寄存器文件管理的描述第96例 MB86901內(nèi)ALU的行為描述第97例 移位指令的行為描述第98例 單周期指令的描述第99例 多周期指令的描述第100例 MB86901流水線行為模型
上傳時間： 2022-05-14
上傳用戶：
ADS1256 是TI（Texas I nstruments ）公司推出的一款低噪聲高分辨率的24 位Si gma - Delta（"- #）模數(shù)轉(zhuǎn)換器（ADC）。"- #ADC 與傳統(tǒng)的逐次逼近型和積分型ADC 相比有轉(zhuǎn)換誤差小而價格低廉的優(yōu)點，但由于受帶寬和有效采樣率的限制，"- #ADC 不適用于高頻數(shù)據(jù)采集的場合。該款A(yù)DS1256 可適合于采集最高頻率只有幾千赫茲的模擬數(shù)據(jù)的系統(tǒng)中，數(shù)據(jù)輸出速率最高可為30K 采樣點／秒（SPS），有完善的自校正和系統(tǒng)校正系統(tǒng)， SPI 串行數(shù)據(jù)傳輸接口。本文結(jié)合筆者自己的應(yīng)用經(jīng)驗，對該ADC 的基本原理以及應(yīng)用做簡要介紹。ADs1256 的總體電氣特性下面介紹在使用ADs1256 的過程中要注意的一些電氣方面的具體參數(shù)：模擬電源（AVDD ）輸入范圍+ 4 . 75V !+ 5 .25V，使用的典型值為+ 5 .00V；數(shù)字電源（DVDD ）輸入范圍+ 1 . 8V !+ 3 .6V，使用的典型值+ 3 .3V；參考電壓值（VREF= VREFP- VREFN）的范圍+ 0 .5V!+ 2 .6V，使用的典型值為+ 2 .5V；耗散功率最大為57mW；每個模擬輸入端（AI N0 !7 和AI NC M）相對于模擬地（AGND）的絕對電壓值范圍在輸入緩沖器（BUFFER）關(guān)閉的時候為AGND-0 .1 !AVDD+ 0 . 1 ，在輸入緩沖器打開的時候為AGND !AVDD-2 .0 ；滿刻度差分模擬輸入電壓值（VI N = AI NP -AI NN）為+ ／-（2VREF／PGA）；數(shù)字輸入邏輯高電平范圍0 .8DVDD!5 .25V（除D0 !D3 的輸入點平不可超過DVDD 外），邏輯低點平范圍DGND!0 .2DVDD；數(shù)字輸出邏輯高電平下限為0 .8DVDD，邏輯低電平上限為0 .2DVDD，輸出電流典型值為5mA；主時鐘頻率由外部晶體振蕩器提供給XTAL1和XTAL2 時，要求范圍為2 M!10 MHz ，僅由CLKI N 輸入提供時，范圍為0 .1 M!10 MHz 。
上傳時間： 2022-06-10
上傳用戶：
本文利用python編寫了分子動力學(xué)模擬程序,并利用該程序?qū)e分子體系進行了詳細研究。分別研究了不同初始條件,不同邊界條件,截斷點位置等的研究。在分子數(shù)為500,分子初速度為500的初始條件下,體系最終經(jīng)過2.25e-11s發(fā)展成為麥克斯韋平衡體系。分別研究周期性邊界條件與剛性邊界對系統(tǒng)發(fā)展的影響,研究發(fā)現(xiàn)周期性邊界條件與剛性邊界條件最終對系統(tǒng)的發(fā)展沒有明顯影響。對截斷點進行研究后發(fā)現(xiàn),必須選取大于1.1*sigma(sigma為L-J勢能中的常數(shù),由實驗可測定)作為截斷,如果小于該值,體系由于數(shù)值誤差將偏離物理實際。同時研究發(fā)現(xiàn)勢函數(shù)對于體系的發(fā)展也具有重要影響。
標(biāo)簽： python
上傳時間： 2022-06-19
上傳用戶：shjgzh
DELTA 產(chǎn)品MODBUS RS-485通訊設(shè)置
標(biāo)簽： RS-485
上傳時間： 2022-07-25
上傳用戶：zhaiyawei
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
