欧美性猛交xxxx黑人,裸模一区二区三区免费,亚洲看片一区

SRAM-IP-CORE

這是一個連通OPB和Wishbone Bus的Bridge, 能夠讓OPB與開源的Wishbone Bus連接通信

這是一個連通OPB和Wishbone Bus的Bridge, 能夠讓OPB與開源的Wishbone Bus連接通信，從而使用基于Wishbone的許多開源IP Core

標簽： Wishbone OPB Bus Bridge

上傳時間： 2016-05-30

上傳用戶：woshini123456
[UsbKbd.rar] - usbkbd,用wdm編寫的usb和鍵盤的驅動示例 [USB2.0_USB_driver.rar] - 學習USB2.0驅動程序設計源碼

[UsbKbd.rar] - usbkbd,用wdm編寫的usb和鍵盤的驅動示例 [USB2.0_USB_driver.rar] - 學習USB2.0驅動程序設計源碼，包括Windows DDK Driver驅動的詳細設計，U盤，MP3的程序設計例子 [mc8051_design.zip] - MC8051 IP CoreOregano Systems 8-bit Microcontroller IP-Core此公司提供的8051

標簽： USB_driver USB 2.0

上傳時間： 2013-12-29

上傳用戶：xauthu
內有一PCI 主和PCI從

內有一PCI 主和PCI從，PCI TARGET 都是公開代碼的，是工程文件，有仿真工程，使用說明。覺得好的就推薦一下。本PCI_HOST目前支持： 1、對目標PCI_T進行配置； 2、對目標進行單周期讀寫； 3、可以工作在33MHZ和66MHZ 4、支持目標跟不上時插入最長10時鐘的等待。 ALTERA的PCI竟然收費的！！！軟件里面調試仿真了半天，終于調通了，到了下載就突然彈出窗口說包含了有限制的IP CORE，是限制使用的

標簽： PCI

上傳時間： 2013-12-04

上傳用戶：電子世界
xilinx BlockRAM 級聯

xilinx BlockRAM 級聯，利用Xilinx原語（非IP Core），更大靈活性

標簽： BlockRAM xilinx 級聯

上傳時間： 2013-12-17

上傳用戶：zxc23456789
Here an embedded System-on-Chip is build, in an Xilinx Spartan-3 FPGA with Microblaze as the process

Here an embedded System-on-Chip is build, in an Xilinx Spartan-3 FPGA with Microblaze as the processor.A PLB core System is made with the VGA IP core attached to it. The software written for the MicroBlaze processor specifies the object, the color and the movement of the display. The functionality of the module is verified by implementation on Spartan 3.

標簽： System-on-Chip Microblaze embedded Spartan

上傳時間： 2013-12-20

上傳用戶：上善若水
DDR3_FIFO代碼及設計文檔

DDR3_FIFO代碼及設計文檔將DDR3封裝成fifo，使用MIG ip core進行DDR3的讀寫操作，外部看是一個fifo接口，內部使用ip core，有詳細的設計文檔和代碼能有查看。本代碼在VIVADO平臺上仿真并進行測試。

標簽： ddr3 fifo

上傳時間： 2022-06-09

上傳用戶：
FPGA與PC間基于PCIe和千兆以太網的通信設計

1.深入研究PCIe和千兆以太網，了解PCIe和千兆以太網的技術優勢，具體分析PCle和千兆以太網的傳輸協議，詳細說明PCleTLP數據包格式和以太網標2.完成PCIe DMA數據傳輸系統設計。設計方案主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發以及PC端的驅動和C應用程序開發。FPGA端基于PCle IP Core完成了發送接收引擎模塊、寄存器讀寫控制模塊和FIFO讀寫控制模塊的設計。定義了相應模塊的接口，并分析了數據傳輸的時序。PC端采用WinDriver進行PCle的驅動開發，并根據WinDriver提供的驅動API函數完成C應用程序的設計。3.完成千兆以太網數據傳輸系統設計。設計方案也主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發以及PC端Winpcap應用程序開發。FPGA端基于嵌入式三態以太網MACIPCore，設計了發送接收引擎模塊、FIFO讀寫控制模塊和物理接口模塊。定義了相應模塊的接口，并分析了數據傳輸經過Locallink接口和Client用戶接口上的傳輸時序。PC端采用Winpcap提供的網絡編程完成了C應用程序的設計，實現了捕獲FPGA端發送的數據包以及發送原始數據包至FPGA端的功能。4.PCIe DMA數據傳輸系統和千兆以太網數據傳輸系統在Xilinx ML507開發板上進行了性能測試。記錄FPGA與PC間進行讀寫測試的結果，驗證這兩個系統的可用性和穩定性，最后分析了影響系統傳輸速率的原因以及系統目前仍存在的不足。

標簽： fpga pc pcie 以太網通信

上傳時間： 2022-07-11

上傳用戶：xsr1983
畢業設計(論文)通信系統基帶數據資料

正交頻分復用（OFDM，Orthogonal Frequency Division Multiplexing）是當前一種非常熱門的通信技術。它即可以被看作是一種調制技術，也可以被看作是一種復用技術。由于它具有抗多徑衰落和頻譜利用率高的特點，因此被廣泛應用于高速數字通信領域，比如應用于IEEE 802.11a無線局域網（WLAN）的物理層等等。我的畢業設計的核心任務是：采用FPGA來實現一個基于OFDM技術的通信系統中的基帶數據處理部分，即調制解調器。其中發射部分的調制器包括：信道編碼（Reed-Solomon編碼），交織，星座映射，FFT和插入循環前綴等模塊。我另外制作了相應的解調器，可以實現上述功能的逆變換。另外，我還對OFDM技術，IEEE 802.11a的標準文獻，基于Simulink的OFDM模型和仿真，ALTERA公司的技術和IP Core的使用等方面進行了研究。這些在文章中都有體現。

標簽： 畢業設計論文通信系統

上傳時間： 2022-07-29

上傳用戶：
關于altera的SRAM的讀寫控制IP代碼

關于altera的SRAM的讀寫控制IP代碼，有興趣的朋友可以下去

標簽： altera SRAM 讀寫控制

上傳時間： 2016-05-12

上傳用戶：xaijhqx
一個SRAM控制器的IP核

一個SRAM控制器的IP核，很不錯，有興趣的朋友可以下去

標簽： SRAM IP核控制器

上傳時間： 2014-12-20

上傳用戶：ddddddos