Designing withProgrammable Logicin an Analog WorldProgrammable logic devices revolutionizeddigital design over 25 years ago,promising designers a blank chip todesign literally any function and programit in the field. PLDs can be low-logicdensity devices that use nonvolatilesea-of-gates cells called complexprogrammable logic devices (CPLDs)or they can be high-density devicesbased on SRAM look-up tables (LUTs)
標(biāo)簽： Solutions Analog Altera FPGAs
上傳時(shí)間： 2013-10-27
上傳用戶：fredguo
Designing withProgrammable Logicin an Analog WorldProgrammable logic devicesrevolutionized digital design over 25years ago, promising designers a blankchip to design literally any functionand program it in the field. PLDs canbe low-logic density devices that usenonvolatile sea-of-gates cells calledcomplex programmable logic devices(CPLDs) or they can be high-densitydevices based on SRAM look-up tables
標(biāo)簽： Solutions Analog Xilinx FPGAs
上傳時(shí)間： 2013-11-07
上傳用戶：suicone
Applying power to a standard logic chip, SRAM, or EPROM, usually results in output pinstracking the applied voltage as it rises. Programmable logic attempts to emulate that behavior,but physics forbids perfect emulation, due to the device programmability. It requires care tospecify the pin behavior, because programmable parts encounter unknown variables – yourdesign and your power environment.
標(biāo)簽： Xilinx XAPP CPLD 440
上傳時(shí)間： 2013-11-24
上傳用戶：253189838
SRAM-based FPGAs are non-volatile devices. Upon powerup, They are required to be programmed from an external source. This procedure allows anyone to easily monitor the bit-stream, and clone the device. The problem then becomes how can you effectively protect your intellectual property from others in an architecture where the part is externally programmed?
標(biāo)簽： FPGA PLD 數(shù)據(jù)加密
上傳時(shí)間： 2013-10-20
上傳用戶：磊子226
論文以Altera公司的Cyclone II系列EP2CSQ208為核心芯片，構(gòu)建基于FPGA的SOPC嵌入式硬件平臺(tái)，并以此平臺(tái)為基礎(chǔ)深入研究SOPC嵌入式系統(tǒng)的硬件設(shè)計(jì)和軟件開發(fā)方法，詳細(xì)測(cè)試和驗(yàn)證系統(tǒng)存儲(chǔ)模塊和外圍模塊。同時(shí)以嵌入式處理器IP核NioslI為核心，設(shè)計(jì)出基于NioslI的視覺控制軟件。在應(yīng)用中引入pc／os．II實(shí)時(shí)操作系統(tǒng)，介紹了實(shí)時(shí)操作系統(tǒng)I_tc／OS．II的相關(guān)概念和移植方法，設(shè)計(jì)了相關(guān)底層軟件及軌跡圖像識(shí)別算法，將具體應(yīng)用程序劃分成多個(gè)任務(wù)，最終實(shí)現(xiàn)了視覺圖像的實(shí)時(shí)處理及小車的實(shí)時(shí)控制。 在本設(shè)計(jì)中，圖像采集部分利用SAA7111A視頻解碼芯片完成視頻信號(hào)的采集，利用FPGA完成復(fù)雜高速的邏輯控制及時(shí)序設(shè)計(jì)，將采集的數(shù)字視頻信號(hào)存儲(chǔ)在外擴(kuò)存儲(chǔ)器SRAM中，以供后續(xù)圖像處理。 在構(gòu)建NioslI CPU時(shí)，自定制了SRAM控制器、irda紅外接口、OC i2c接口、PWM接口和VGA顯示接口等相關(guān)外設(shè)組件，提供了必要的人機(jī)及控制接口，方便系統(tǒng)的控制及調(diào)試。
標(biāo)簽： 嵌入式機(jī)器視覺 控制系統(tǒng)
上傳時(shí)間： 2013-11-13
上傳用戶：chenhr
已通過CE認(rèn)證。（為什么要選擇經(jīng)過CE認(rèn)證的編程器？） 程速度無與倫比,逼近芯片理論極限。 基本配置48腳流行驅(qū)動(dòng)電路。所選購的適配器都是通用的（插在DIP48鎖緊座上），即支持同封裝所有類型器件，48腳及以下DIP器件無需適配器直接支持。通用適配器保證快速新器件支持。I/O電平由DAC控制，直接支持低達(dá)1.5V的低壓器件。 更先進(jìn)的波形驅(qū)動(dòng)電路極大抑制工作噪聲,配合IC廠家認(rèn)證的算法,無論是低電壓器件、二手器件還是低品質(zhì)器件均能保證極高的編程良品率。編程結(jié)果可選擇高低雙電壓校驗(yàn),保證結(jié)果持久穩(wěn)固。 支持FLASH、EPROM、EEPROM、MCU、PLD等器件。支持新器件僅需升級(jí)軟件（免費(fèi)）?？蓽y(cè)試SRAM、標(biāo)準(zhǔn)TTL/COMS電路，并能自動(dòng)判斷型號(hào)。 自動(dòng)檢測(cè)芯片錯(cuò)插和管腳接觸不良,避免損壞器件。 完善的過流保護(hù)功能,避免損壞編程器。 邏輯測(cè)試功能。可測(cè)試和自動(dòng)識(shí)別標(biāo)準(zhǔn)TTL/CMOS邏輯電路和用戶自定義測(cè)試向量的非標(biāo)準(zhǔn)邏輯電路。 豐富的軟件功能簡化操作，提高效率，避免出錯(cuò)，對(duì)用戶關(guān)懷備至。工程（Project）將用戶關(guān)于對(duì)象器件的各種操作、設(shè)置，包括器件型號(hào)設(shè)定、燒寫文件的調(diào)入、配置位的設(shè)定、批處理命令等保存在工程文件中，每次運(yùn)行時(shí)一步進(jìn)入寫片操作。器件型號(hào)選擇和文件載入均有歷史（History）記錄，方便再次選擇。批處理（Auto）命令允許用戶將擦除、查空、編程、校驗(yàn)、加密等常用命令序列隨心所欲地組織成一步完成的單一命令。量產(chǎn)模式下一旦芯片正確插入CPU即自動(dòng)啟動(dòng)批處理命令，無須人工按鍵。自動(dòng)序列號(hào)功能按用戶要求自動(dòng)生成并寫入序列號(hào)。借助于開放的API用戶可以在線動(dòng)態(tài)修改數(shù)據(jù)BUFFER，使每片芯片內(nèi)容均不同。器件型號(hào)選錯(cuò)，軟件按照實(shí)際讀出的ID提示相近的候選型號(hào)。自動(dòng)識(shí)別文件格式, 自動(dòng)提示文件地址溢出。 軟件支持WINDOWS98/ME/NT/2000/XP操作系統(tǒng)（中英文）。 器件型號(hào) 編程(秒) 校驗(yàn)(秒) P+V (s) Type 28F320W18 9 4.5 13.5 32Mb FLASH 28F640W30 18 9 27 64Mb FLASH AM29DL640E 38.3 10.6 48.9 64Mb FLASH MB84VD21182DA 9.6 2.9 12.5 16Mb FLASH MB84VD23280FA 38.3 10.6 48.9 64Mb FLASH LRS1381 13.3 4.6 19.9 32Mb FLASH M36W432TG 11.8 4.6 16.4 32Mb FLASH MBM29DL323TE 17.5 5.5 23.3 32Mb FLASH AT89C55WD 2.1 1 3.1 20KB MCU P89C51RD2B 4.6 0.9 5.5 64KB MCU
標(biāo)簽： superpro 280 驅(qū)動(dòng) 編程器軟件
上傳時(shí)間： 2013-11-21
上傳用戶：xiaoyuer
盡量朝“單片”方向設(shè)計(jì)硬件系統(tǒng)。系統(tǒng)器件越多，器件之間相互干擾也越強(qiáng)，功耗也增大，也不可避免地降低了系統(tǒng)的穩(wěn)定性。隨著單片機(jī)片內(nèi)集成的功能越來越強(qiáng)，真正的片上系統(tǒng)SoC已經(jīng)可以實(shí)現(xiàn)，如ST公司新近推出的μPSD32××系列產(chǎn)品在一塊芯片上集成了80C32核、大容量FLASH存儲(chǔ)器、SRAM、A/D、I/O、兩個(gè)串口、看門狗、上電復(fù)位電路等等。
標(biāo)簽： 方向 器件 硬件系統(tǒng)
上傳時(shí)間： 2014-12-04
上傳用戶：asasasas
ALTERA NIOS處理器實(shí)驗(yàn)，QUARTUS下用VHDL編譯成處理器，然后NIOS SHELL下C 語言運(yùn)行。實(shí)驗(yàn)SRAM和DMA調(diào)度
標(biāo)簽： ALTERA NIOS 處理器 實(shí)驗(yàn)
上傳時(shí)間： 2015-04-13
上傳用戶：gxf2016
BurchED B5-X300 Spartan2e using XC2S300e device Top level file for 6809 compatible system on a chip Designed with Xilinx XC2S300e Spartan 2+ FPGA. Implemented With BurchED B5-X300 FPGA board, B5-SRAM module, B5-CF module and B5-FPGA-CPU-IO module
標(biāo)簽： compatible 300 Spartan2e BurchED
上傳時(shí)間： 2015-07-07
上傳用戶：star_in_rain
用C51實(shí)現(xiàn)的拼音輸入法,這是改寫的網(wǎng)友 embuffalo、獨(dú)步上載在www.21ic.com自由發(fā)布區(qū)的由張凱原作的51上的拼音輸入法程序。 原作使用了一個(gè)二維數(shù)組用以查表，我認(rèn)為這樣比較的浪費(fèi)空間，而且每個(gè)字表的索引地址要手工輸入，效率不高。所以我用結(jié)構(gòu)體將其改寫了一下。就是大家現(xiàn)在看到的這個(gè)。 因?yàn)榇a比較的大，共有6,000多漢字，這樣就得要12,000 byte來存放GB內(nèi)碼，所以也是沒辦法的 :-( 編譯結(jié)果約為3000h,因?yàn)榇蟛糠质撬饕恚a優(yōu)化幾乎無效。 在Keil C里仿真芯片選用的是華邦的W77E58，它有32k ROM, 256B on-chip RAM, 1K on-chip SRAM (用DPTR1指針尋址,相當(dāng)于有1K的片上xdata)。條件有限，沒有上片試驗(yàn)，仿真而已。 打算將其移植到AVR上，但CodeAVRC與IAR EC++在結(jié)構(gòu)體、指針的定義使用上似乎與C51不太一樣，現(xiàn)在還未搞定。還希望在這方面有經(jīng)驗(yàn)的網(wǎng)友能給予指導(dǎo)。
標(biāo)簽： embuffalo C51 com www
上傳時(shí)間： 2014-01-26
上傳用戶：semi1981
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<pre id="ca2yu"></pre>