ADC0808的數(shù)字電壓表C語言-仿真實(shí)例
標(biāo)簽： 0808 ADC 數(shù)字電壓表 C語言
上傳時(shí)間： 2013-04-24
上傳用戶：ljt101007
MATLAB仿真通信PSK誤碼分析，主要用來測(cè)試SNR從0到10時(shí)的系統(tǒng)性能-MATLAB simulation PSK communication error analysis
上傳時(shí)間： 2013-04-24
上傳用戶：924484786
本文主要介紹了如何運(yùn)用可編程邏輯器件(FPGA)實(shí)現(xiàn)電機(jī)的變頻調(diào)速控制系統(tǒng)。 目前，電機(jī)控制芯片主要有兩種選擇。一種是專用集成芯片(ASIC)，一種是單片機(jī)(MCU)或數(shù)字信號(hào)處理器(DSP)。而FPGA的數(shù)字資源豐富、工作頻率高、可在系統(tǒng)編程等特點(diǎn)使得開發(fā)靈活、開發(fā)周期相對(duì)短，可以取代前二種通用的方式。本文利用80C196KC和FPGA控制感應(yīng)電機(jī)，簡(jiǎn)化了硬件和軟件設(shè)計(jì)，并充分利用了FPGA的快速性，利用FPGA，除本身可以用來控制電機(jī)以外：可以制成通用的“IP核”應(yīng)用到MCU(或DSP)，或是作為片內(nèi)外設(shè)，這樣就節(jié)約了片內(nèi)資源；另外，它還是ASIC設(shè)計(jì)的驗(yàn)證的必經(jīng)階段，這是本文選題和工作的意義。本文設(shè)計(jì)的FPGA調(diào)速控制系統(tǒng)以及2個(gè)IP核，下載到芯片，通過驗(yàn)證。 本文第一章緒論介紹了可編程邏輯器件的發(fā)展、應(yīng)用，以及EDA的發(fā)展歷程，還介紹了ASIC等。針對(duì)FPGA的快速發(fā)展，論述了它在變頻調(diào)速技術(shù)應(yīng)用中的優(yōu)勢(shì)。 第二章介紹了交流電動(dòng)機(jī)變頻調(diào)速技術(shù)及其相關(guān)技術(shù)的發(fā)展和應(yīng)用情況。著重介紹了電壓空間矢量調(diào)制方式，以及矢量控制技術(shù)、技術(shù)發(fā)展。 第三章詳細(xì)介紹了SVPWM調(diào)速系統(tǒng)整個(gè)系統(tǒng)的FPGA設(shè)計(jì)，給出了設(shè)計(jì)思路、具體方案、邏輯時(shí)序分析；最后給出了軟件仿真結(jié)果和實(shí)驗(yàn)波形對(duì)照。文中還給出了SVPWM調(diào)速系統(tǒng)運(yùn)用的FPGA設(shè)計(jì)結(jié)果，驅(qū)動(dòng)電機(jī)，得到實(shí)驗(yàn)波形。論證了FPGA在調(diào)速系統(tǒng)應(yīng)用中的可行性和意義。 第四章介紹了作者針對(duì)課題相關(guān)的一些內(nèi)容所設(shè)計(jì)出的IP核，給出的實(shí)驗(yàn)結(jié)果等。 論文最后，對(duì)本課題所做的工作進(jìn)行了簡(jiǎn)單的總結(jié)。
標(biāo)簽： FPGA 全數(shù)字 交流變頻 調(diào)速系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：zhaiyanzhong
三相異步電動(dòng)機(jī)的Matlab仿真，在Simulink中搭建了異步電動(dòng)機(jī)模型
標(biāo)簽： Matlab 三相異步電機(jī) 仿真
上傳時(shí)間： 2013-08-03
上傳用戶：壞天使kk
本文主要介紹了基于FPGA的無線信道盲均衡器的設(shè)計(jì)與實(shí)現(xiàn),在算法上選擇了比較成熟的DDLMS和CMA相結(jié)合的算法,結(jié)構(gòu)上采用四路正交FIR濾波器模型.在設(shè)計(jì)的過程中我們采取了用MATLAB進(jìn)行算法仿真,VerilogHDL語言進(jìn)行FPGA設(shè)計(jì)的策略.在硬件描述語言的設(shè)計(jì)流程中,信道盲均衡器運(yùn)用了Top-Down的模塊化設(shè)計(jì)方法,大大縮短了設(shè)計(jì)周期,提高了系統(tǒng)的穩(wěn)定性和可擴(kuò)展性.測(cè)試結(jié)果表明均衡器所有的性能指標(biāo)均達(dá)到預(yù)定目標(biāo),且工作性能良好,均衡效果較為理想,能夠滿足指標(biāo)要求.本課題所設(shè)計(jì)和實(shí)現(xiàn)的信道盲均衡器,為FPGA芯片設(shè)計(jì)技術(shù)做了有益的探索性嘗試,對(duì)今后無線通信系統(tǒng)中的單芯片可編程系統(tǒng)(SOPC)的設(shè)計(jì)運(yùn)用有著積極的借鑒意義.
上傳時(shí)間： 2013-05-28
上傳用戶：huyiming139
隨著通信技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，多媒體的應(yīng)用與服務(wù)越來越廣泛，視頻壓縮編碼技術(shù)也隨之成為非常重要的研究領(lǐng)域。運(yùn)動(dòng)估計(jì)是視頻壓縮編碼中的一項(xiàng)關(guān)鍵技術(shù)。由于視頻編碼系統(tǒng)的復(fù)雜性主要取決于運(yùn)動(dòng)估計(jì)算法，因此如何找到一種可靠、快速、性能優(yōu)良的運(yùn)動(dòng)估計(jì)算法一直是視頻壓縮編碼的研究熱點(diǎn)。運(yùn)動(dòng)估計(jì)在視頻編碼器中承擔(dān)的運(yùn)算量最大、控制最為復(fù)雜，由于對(duì)視頻編碼的實(shí)時(shí)性要求，因此運(yùn)動(dòng)估計(jì)模塊一般都采用硬件來設(shè)計(jì)。 本文的目的是在FPGA芯片上設(shè)計(jì)實(shí)現(xiàn)一種更優(yōu)的易于硬件實(shí)現(xiàn)的塊匹配運(yùn)動(dòng)估計(jì)算法——二步搜索算法。全文首先討論了塊匹配運(yùn)動(dòng)估計(jì)理論及其主要技術(shù)指標(biāo)，介紹了運(yùn)動(dòng)估計(jì)技術(shù)在MPEG-4中的應(yīng)用，然后在對(duì)典型的運(yùn)動(dòng)估計(jì)算法進(jìn)行分析比較的基礎(chǔ)上討論了一種性能和硬件實(shí)現(xiàn)難易度綜合指數(shù)較高的二步搜索算法。本文對(duì)已有的用于全搜索算法實(shí)現(xiàn)的VLSI結(jié)構(gòu)進(jìn)行了改進(jìn)，設(shè)計(jì)了符合二步搜索算法要求的FPGA實(shí)現(xiàn)結(jié)構(gòu)，并在對(duì)其理論分析之后，對(duì)實(shí)現(xiàn)該算法的運(yùn)動(dòng)估計(jì)模塊進(jìn)行了功能模塊的劃分，并運(yùn)用VerilogHDL硬件描述語言、ISE及Modelsim開發(fā)工具在Spartan-IIEXC2S300eFPGA芯片上完成了對(duì)各功能模塊的設(shè)計(jì)、實(shí)現(xiàn)與時(shí)序仿真。最后，對(duì)整個(gè)運(yùn)動(dòng)估計(jì)模塊進(jìn)行了仿真測(cè)試，給出了其在FPGA上搭建實(shí)現(xiàn)后的時(shí)序仿真波形圖與占用硬件資源情況，通過對(duì)時(shí)序仿真結(jié)果可知本文設(shè)計(jì)的各功能模塊工作正常，并且能夠協(xié)同工作，整個(gè)運(yùn)動(dòng)估計(jì)模塊能夠正確的實(shí)現(xiàn)二步搜索運(yùn)動(dòng)估計(jì)算法，并輸出正確的運(yùn)動(dòng)估計(jì)結(jié)果；通過對(duì)占用硬件資源及時(shí)鐘頻率情況的分析驗(yàn)證了本文設(shè)計(jì)的二步搜索運(yùn)動(dòng)估計(jì)算法的FPGA實(shí)現(xiàn)結(jié)構(gòu)具備先進(jìn)性和實(shí)時(shí)可實(shí)現(xiàn)性。
標(biāo)簽： FPGA 運(yùn)動(dòng)估計(jì) 算法 仿真
上傳時(shí)間： 2013-05-27
上傳用戶：wpt
proteus仿真交通燈 十字路口交通燈 并設(shè)有定時(shí)時(shí)間
上傳時(shí)間： 2013-07-17
上傳用戶：tuilp1a
SEED-XDS560PLUS仿真器驅(qū)動(dòng)
標(biāo)簽： SEED-XDS PLUS 560 仿真器
上傳時(shí)間： 2013-06-16
上傳用戶：tyler
高性能濾波器是現(xiàn)代信號(hào)處理的一種基本電路，傳統(tǒng)的設(shè)計(jì)思想和方法運(yùn)算量大，存在優(yōu)化復(fù)雜的缺點(diǎn)。本文采用Pspice 的仿真優(yōu)化工具對(duì)二階低通濾波器基于通帶寬度的目標(biāo)進(jìn)行了優(yōu)化和仿真，結(jié)果表明優(yōu)化目標(biāo)和仿
標(biāo)簽： Pspice 低通濾波器 優(yōu)化設(shè)計(jì) 仿真分析
上傳時(shí)間： 2013-06-25
上傳用戶：1134473521
軟件開發(fā)環(huán)境：ISE 7.1i 硬件開發(fā)環(huán)境：紅色颶風(fēng)II代－Xilinx版 1. 本實(shí)例用于控制開發(fā)板上面的SDRAM完成讀寫功能； 先向SDRAM里面寫數(shù)據(jù)，然后再將數(shù)據(jù)讀出來做比較，如果不匹配就通過LED變亮顯示出來，如果一致，LED就不亮。 2. part1目錄是使用Modelsim仿真的工程； 3. part2目錄是在開發(fā)版上面驗(yàn)證的工程； 2.1. part1_32目錄是4m32SDRAM的仿真工程； 2.2. part1_16目錄是4m16SDRAM的仿真工程； \model文件夾里面是仿真模型； \rtl文件夾里面是源文件； \sim文件夾里面是仿真工程； \test_bench文件夾里面是測(cè)試文件； \wave文件夾里面是仿真波形。 3.1. 工程在\project文件夾里面; 3.2. 源文件和管腳分配在\rtl文件夾里面; 3.3. 下載文件在\download文件夾里面,.mcs為PROM模式下載文件,.bit為JTAG調(diào)試下載文件。
標(biāo)簽： Modelsim SDRAM 讀寫 控制
上傳時(shí)間： 2013-04-24
上傳用戶：ZJX5201314
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
