二吊插入一穴一区二区,国产精品黄视频,国产成人精品一区二区三区福利

Sigma-DELTA

VHDL 基礎程序百例 FPGA 邏輯設計源碼

VHDL 基礎程序百例 FPGA 邏輯設計源碼VHDL語言100例第1例帶控制端口的加法器第2例無控制端口的加法器第3例乘法器第4例比較器第5例二路選擇器第6例寄存器第7例移位寄存器第8例綜合單元庫第9例七值邏輯與基本數據類型第10例函數第11例七值邏輯線或分辨函數第12例轉換函數第13例左移函數第14例七值邏輯程序包第15例四輸入多路器第16例目標選擇器第17例奇偶校驗器第18例映射單元庫及其使用舉第19例循環邊界常數化測試第20例保護保留字第21例進程死鎖第22例振蕩與死鎖第23例振蕩電路第24例分辨信號與分辨函數第25例信號驅動源第26例屬性TRANSACTION和分辨信號第27例塊保護及屬性EVENT,第28例形式參數屬性的測試第29例進程和并發語句第30例信號發送與接收第31例中斷處理優先機制建模第32例過程限定第33例整數比較器及其測試第34例數據總線的讀寫第35例基于總線的數據通道第36例基于多路器的數據通道第37例四值邏輯函數第38例四值邏輯向量按位或運算第39例生成語句描述規則結構第40例帶類屬的譯碼器描述第41例帶類屬的測試平臺第42例行為與結構的混合描述第43例四位移位寄存器第44例寄存／計數器第45例順序過程調用第46例 VHDL中generic缺省值的使用第47例無輸入元件的模擬第48例測試激勵向量的編寫第49例 delta延遲例釋第50例慣性延遲分析第51例傳輸延遲驅動優先第52例多倍（次）分頻器第53例三位計數器與測試平臺第54例分秒計數顯示器的行為描述6第55例地址計數器第56例指令預讀計數器第57例加.c減.c乘指令的譯碼和操作第58例 2－4譯碼器結構描述第59例 2－4譯碼器行為描述第60例轉換函數在元件例示中的應用第61例基于同一基類型的兩分辨類型的賦值相容問題第62例最大公約數的計算第63例最大公約數七段顯示器編碼第64例交通燈控制器第65例空調系統有限狀態自動機第66例 FIR濾波器第67例五階橢圓濾波器第68例鬧鐘系統的控制第69例鬧鐘系統的譯碼第70例鬧鐘系統的移位寄存器第71例鬧鐘系統的鬧鐘寄存器和時間計數器第72例鬧鐘系統的顯示驅動器第73例鬧鐘系統的分頻器第74例鬧鐘系統的整體組裝第75例存儲器第76例電機轉速控制器第77例神經元計算機第78例ccAm2901四位微處理器的ALU輸入第79例ccAm2901四位微處理器的ALU第80例ccAm2901四位微處理器的RAM第81例ccAm2901四位微處理器的寄存器第82例ccAm2901四位微處理器的輸出與移位第83例ccAm2910四位微程序控制器中的多路選擇器第84例ccAm2910四位微程序控制器中的計數器／寄存器第85例ccAm2910四位微程序控制器的指令計數器第86例ccAm2910四位微程序控制器的堆棧第87例 Am2910四位微程序控制器的指令譯碼器第88例可控制計數器第89例四位超前進位加法器第90例實現窗口搜索算法的并行系統（1）——協同處理器第91例實現窗口搜索算法的并行系統（2）——序列存儲器第92例實現窗口搜索算法的并行系統（3）——字符串存儲器第93例實現窗口搜索算法的并行系統（4）——頂層控制器第94例 MB86901流水線行為描述組成框架第95例 MB86901寄存器文件管理的描述第96例 MB86901內ALU的行為描述第97例移位指令的行為描述第98例單周期指令的描述第99例多周期指令的描述第100例 MB86901流水線行為模型

標簽： vhdl fpga

上傳時間： 2022-05-14

上傳用戶：
24位ADC驅動代碼

ADS1256 是TI（Texas I nstruments ）公司推出的一款低噪聲高分辨率的24 位Si gma - Delta（"- #）模數轉換器（ADC）。"- #ADC 與傳統的逐次逼近型和積分型ADC 相比有轉換誤差小而價格低廉的優點，但由于受帶寬和有效采樣率的限制，"- #ADC 不適用于高頻數據采集的場合。該款ADS1256 可適合于采集最高頻率只有幾千赫茲的模擬數據的系統中，數據輸出速率最高可為30K 采樣點／秒（SPS），有完善的自校正和系統校正系統， SPI 串行數據傳輸接口。本文結合筆者自己的應用經驗，對該ADC 的基本原理以及應用做簡要介紹。ADs1256 的總體電氣特性下面介紹在使用ADs1256 的過程中要注意的一些電氣方面的具體參數：模擬電源（AVDD ）輸入范圍+ 4 . 75V !+ 5 .25V，使用的典型值為+ 5 .00V；數字電源（DVDD ）輸入范圍+ 1 . 8V !+ 3 .6V，使用的典型值+ 3 .3V；參考電壓值（VREF= VREFP- VREFN）的范圍+ 0 .5V!+ 2 .6V，使用的典型值為+ 2 .5V；耗散功率最大為57mW；每個模擬輸入端（AI N0 !7 和AI NC M）相對于模擬地（AGND）的絕對電壓值范圍在輸入緩沖器（BUFFER）關閉的時候為AGND-0 .1 !AVDD+ 0 . 1 ，在輸入緩沖器打開的時候為AGND !AVDD-2 .0 ；滿刻度差分模擬輸入電壓值（VI N = AI NP -AI NN）為+ ／-（2VREF／PGA）；數字輸入邏輯高電平范圍0 .8DVDD!5 .25V（除D0 !D3 的輸入點平不可超過DVDD 外），邏輯低點平范圍DGND!0 .2DVDD；數字輸出邏輯高電平下限為0 .8DVDD，邏輯低電平上限為0 .2DVDD，輸出電流典型值為5mA；主時鐘頻率由外部晶體振蕩器提供給XTAL1和XTAL2 時，要求范圍為2 M!10 MHz ，僅由CLKI N 輸入提供時，范圍為0 .1 M!10 MHz 。

標簽： ADC ADS1256

上傳時間： 2022-06-10

上傳用戶：
基于python的分子動力學模擬程序編寫及應用

本文利用python編寫了分子動力學模擬程序,并利用該程序對He分子體系進行了詳細研究。分別研究了不同初始條件,不同邊界條件,截斷點位置等的研究。在分子數為500,分子初速度為500的初始條件下,體系最終經過2.25e-11s發展成為麥克斯韋平衡體系。分別研究周期性邊界條件與剛性邊界對系統發展的影響,研究發現周期性邊界條件與剛性邊界條件最終對系統的發展沒有明顯影響。對截斷點進行研究后發現,必須選取大于1.1*sigma(sigma為L-J勢能中的常數,由實驗可測定)作為截斷,如果小于該值,體系由于數值誤差將偏離物理實際。同時研究發現勢函數對于體系的發展也具有重要影響。

標簽： python

上傳時間： 2022-06-19

上傳用戶：shjgzh
MODBUS RS-485 通訊設置

DELTA 產品MODBUS RS-485通訊設置

標簽： RS-485

上傳時間： 2022-07-25

上傳用戶：zhaiyawei