研究實(shí)現(xiàn)MUSIC算法的DSP＋FPGA、浮點(diǎn)運(yùn)算與定點(diǎn)運(yùn)算混合的硬件設(shè)計(jì)方案。\\r\\n
上傳時(shí)間： 2013-08-08
上傳用戶：wsq921779565
fpga實(shí)現(xiàn)OFDM的源代碼 并且配有各個(gè)部分的詳細(xì)說(shuō)明，具有很好的指導(dǎo)作用
上傳時(shí)間： 2013-08-08
上傳用戶：chendawei
基于高速數(shù)字信號(hào)處理器(DSP) 和大規(guī)模現(xiàn)場(chǎng)可編程門陣列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的實(shí)時(shí)視頻采集、處理和顯示平臺(tái). 其中的DSP 負(fù)責(zé)圖像處理,其外圍的全部數(shù)字邏輯功能都集成在一片F(xiàn)PGA 內(nèi),包括高速視頻流FIFO、同步時(shí)序產(chǎn)生與控制、接口邏輯轉(zhuǎn)換和對(duì)視頻編/ 解碼器進(jìn)行設(shè)置的I2 C 控制核等. 通過(guò)增大FIFO 位寬、提高傳輸帶寬,降低了占用EMIF 總線的時(shí)間 利用數(shù)字延遲鎖相環(huán)邏輯,提高了顯示接口時(shí)序控制精度. 系統(tǒng)軟件由驅(qū)動(dòng)層、管理層和應(yīng)用層組成,使得硬件管理與
標(biāo)簽： FPGA DSP 實(shí)時(shí)視頻 采集
上傳時(shí)間： 2013-08-08
上傳用戶：PresidentHuang
針對(duì)高速數(shù)字信號(hào)處理的要求,提出用FPGA 實(shí)現(xiàn)基- 4FFT 算法,并對(duì)其整體結(jié)構(gòu)、蝶形單\\\\\\\\r\\\\\\\\n元進(jìn)行了分析. 采用蝶算單元輸入并行結(jié)構(gòu)和同址運(yùn)算,能同時(shí)提供蝶形運(yùn)算所需的4 個(gè)操作\\\\\\\\r\\\\\\\\n數(shù),具有最大的數(shù)據(jù)并行性,能提高處理速度 按照旋轉(zhuǎn)因子存放規(guī)則,蝶形運(yùn)算所需的3 個(gè)旋轉(zhuǎn)\\\\\\\\r\\\\\\\\n因子地址相同,且尋址方式簡(jiǎn)單 輸出采取與輸入相似的存儲(chǔ)器 運(yùn)算單元同時(shí)采用3 個(gè)乘法的\\\\\\\\r\\\\\\\\n復(fù)數(shù)運(yùn)算算法來(lái)
上傳時(shí)間： 2013-08-08
上傳用戶：gxrui1991
FPGA通信與軟件無(wú)線電應(yīng)用高級(jí)培訓(xùn)資料.rar,包括FPGA通信與軟件無(wú)線電的各種算法，源代碼，和應(yīng)用講解
標(biāo)簽： FPGA 通信 軟件無(wú)線電 培訓(xùn)資料
上傳時(shí)間： 2013-08-08
上傳用戶：xuan‘nian
FPGA設(shè)計(jì)流程指南\r\n介紹基本的設(shè)計(jì)方法
標(biāo)簽： FPGA 設(shè)計(jì)流程
上傳時(shí)間： 2013-08-08
上傳用戶：佳期如夢(mèng)
基于FPGA的智能控制器設(shè)計(jì)及測(cè)試方法研究
標(biāo)簽： FPGA 智能控制器 方法研究 測(cè)試
上傳時(shí)間： 2013-08-08
上傳用戶：aa7821634
基于FPGA的VHDL編程實(shí)現(xiàn)各種音頻信號(hào)，采用的是周立功公司的fusion_startkit開發(fā)板。
標(biāo)簽： FPGA VHDL 編程實(shí)現(xiàn) 音頻信號(hào)
上傳時(shí)間： 2013-08-08
上傳用戶：皇族傳媒
16X2液晶顯示屏的FPGA顯示驅(qū)動(dòng)設(shè)計(jì)。
標(biāo)簽： 16X2 FPGA 液晶顯示屏 顯示驅(qū)動(dòng)
上傳時(shí)間： 2013-08-08
上傳用戶：gououo
電子設(shè)計(jì)大賽作品_音頻信號(hào)分析儀的FPGA源碼(一等獎(jiǎng))
標(biāo)簽： FPGA 電子設(shè)計(jì)大賽 源碼 音頻信號(hào)分析儀
上傳時(shí)間： 2013-08-08
上傳用戶：haohaoxuexi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
