專輯類-EDA仿真相關(guān)專輯-56冊-2.30G --中興通訊EDA工具手冊-589頁-15.3M.pdf
上傳時(shí)間： 2013-06-16
上傳用戶：exxxds
函數(shù)發(fā)生器又名任意波形發(fā)生器，是一種常用的信號(hào)源，廣泛應(yīng)用于通信、雷達(dá)、導(dǎo)航等現(xiàn)代電子技術(shù)領(lǐng)域。信號(hào)發(fā)生器的核心技術(shù)是頻率合成技術(shù)，主要方法有：直接模擬頻率合成、鎖相環(huán)頻率合成（PLL）、直接數(shù)字合成技術(shù)（DDS）。DDS是開環(huán)系統(tǒng)，無反饋環(huán)節(jié)，輸出響應(yīng)速度快，頻率穩(wěn)定度高。因此直接數(shù)字頻率合成技術(shù)是目前頻率合成的主要技術(shù)之一，其輸出信號(hào)具有相對較大的帶寬、快速的相位捷變、極高的相位分辨率和相位連續(xù)等優(yōu)點(diǎn)。本文的主要工作是采用SOPC結(jié)合虛擬儀器技術(shù)，進(jìn)行DDS智能函數(shù)發(fā)生器的研制。 本文介紹了虛擬儀器技術(shù)的基本理論，簡要闡述了儀器驅(qū)動(dòng)程序、VISA等相關(guān)技術(shù)。對SOPC技術(shù)進(jìn)行了深入的研究：SOPC技術(shù)是基于可編程邏輯器件的可重構(gòu)片上系統(tǒng)，它作為SOC和CPLD/FPGA相結(jié)合的一項(xiàng)綜合技術(shù)，結(jié)合了兩者的優(yōu)點(diǎn)，集成了硬核或軟核CPU、DSP、鎖相環(huán)、存儲(chǔ)器、I/O接口及可編程邏輯，可以靈活高效地解決SOC方案，而且設(shè)計(jì)周期短，設(shè)計(jì)成本低，非常適合本設(shè)計(jì)的應(yīng)用。本文還對基于DDS原理的設(shè)計(jì)方案進(jìn)行了分析，介紹了DDS的基本理論以及數(shù)學(xué)綜合，在研究DDS原理的基礎(chǔ)上，利用SOPC技術(shù)，在一片F(xiàn)PGA芯片上實(shí)現(xiàn)了整個(gè)函數(shù)發(fā)生器的硬件集成。 本文就函數(shù)發(fā)生器的設(shè)計(jì)制定了整體方案，對軟硬件設(shè)計(jì)原理及實(shí)現(xiàn)方法進(jìn)行了具體的介紹，包括整個(gè)系統(tǒng)的硬件電路，SOPC片上系統(tǒng)和PC端軟件的設(shè)計(jì)。在設(shè)計(jì)中，LabVIEW波形編輯軟件和函數(shù)發(fā)生器二者采用異步串口進(jìn)行通信。利用LabVIEW的強(qiáng)大功能，把波形的編輯，系統(tǒng)的設(shè)置放到計(jì)算機(jī)上完 成，具有人機(jī)界面友好、系統(tǒng)升級(jí)方便、節(jié)約硬件成本等諸多優(yōu)勢。同時(shí)充分利用了FPGA內(nèi)部大量的邏輯資源，將DDS模塊和微處理器模塊集成到一個(gè)單片F(xiàn)PGA上，改變了傳統(tǒng)的系統(tǒng)設(shè)計(jì)思路。通過對系統(tǒng)仿真和實(shí)際測試，結(jié)果表明該智能型函數(shù)發(fā)生器不僅能產(chǎn)生理想的輸出信號(hào)，還具有集成度高、穩(wěn)定性好和擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)。關(guān)鍵詞：智能型函數(shù)發(fā)生器，虛擬儀器，可編程片上系統(tǒng)，直接數(shù)字合成技術(shù)，NiosⅡ處理器。
上傳時(shí)間： 2013-07-09
上傳用戶：zw380105939
隨著社會(huì)的發(fā)展，人們對電力需求特別是電能質(zhì)量的要求越來越高。但由于非線性負(fù)荷大量使用，卻帶來了嚴(yán)重的電力諧波污染，給電力系統(tǒng)安全、穩(wěn)定、高效運(yùn)行帶來嚴(yán)重影響，給供用電設(shè)備造成危害。如何最大限度的減少諧波造成的危害，是目前電力系統(tǒng)領(lǐng)域極為關(guān)注的問題。諧波檢測是諧波研究中重要分支，是解決其它相關(guān)諧波問題的基礎(chǔ)。因此，對諧波的檢測和研究，具有重要的理論意義和實(shí)用價(jià)值。 目前使用的電力系統(tǒng)諧波檢測裝置，大多基于微處理器設(shè)計(jì)。微處理器是作為整個(gè)系統(tǒng)的核心，它的性能高低直接決定了產(chǎn)品性能的好壞。而這種微處理器為主體構(gòu)成的應(yīng)用系統(tǒng)，存在效率低、資源利用率低、程序指針易受干擾等缺點(diǎn)。由于微電子技術(shù)的發(fā)展，特別是專用集成電路ASIC(ApplicationSpecificIntegratedCircuit)設(shè)計(jì)技術(shù)的發(fā)展，使得設(shè)計(jì)電力系統(tǒng)諧波檢測專用的集成電路成為可能，同時(shí)為諧波檢測裝置的硬件設(shè)計(jì)提供了一個(gè)新的發(fā)展途徑。本文目標(biāo)就是設(shè)計(jì)電力系統(tǒng)諧波檢測專用集成電路，從而可以實(shí)現(xiàn)對電力系統(tǒng)諧波的高精度檢測。采用專用集成電路進(jìn)行諧波檢測裝置的硬件設(shè)計(jì)，具有體積小，速度快，可靠性高等優(yōu)點(diǎn)，由于應(yīng)用范圍廣，需求量大，電力系統(tǒng)諧波檢測專用集成電路具有很好的應(yīng)用前景。 本文首先介紹了國內(nèi)外現(xiàn)行諧波檢測標(biāo)準(zhǔn)，調(diào)研了電力系統(tǒng)諧波檢測的發(fā)展趨勢；隨后根據(jù)裝置的功能需求，特別是依據(jù)其中諧波檢測國標(biāo)參數(shù)的測量算法，為系統(tǒng)選定了基于FPGA的SOPC設(shè)計(jì)方案。 本文分析了電力系統(tǒng)諧波檢測專用集成電路的功能模型，對專用集成電路進(jìn)行了模塊劃分。定義了各模塊的功能，并研究了模塊間的連接方式，給出了諧波檢測專用集成電路的并行結(jié)構(gòu)。設(shè)計(jì)了基于FPGA的諧波檢測專用集成電路設(shè)計(jì)和驗(yàn)證的硬件平臺(tái)。配合專用集成電路的電子設(shè)計(jì)自動(dòng)化(EDA)工具構(gòu)建了智能監(jiān)控單元專用集成電路的開發(fā)環(huán)境。 在進(jìn)行FPGA具體設(shè)計(jì)時(shí)，根據(jù)待實(shí)現(xiàn)功能的不同特點(diǎn)，分為用戶邏輯區(qū)域和Nios處理器模塊兩個(gè)部分。用戶邏輯區(qū)域控制A/D轉(zhuǎn)換器進(jìn)行模擬信號(hào)的采樣，并對采樣得到的數(shù)字量進(jìn)行諧波分析等運(yùn)算。然后將結(jié)果存入片內(nèi)的雙口RAM中，等待Nios處理器的訪問。Nios處理器對數(shù)據(jù)處理模塊的結(jié)果進(jìn)一步處理，得到其各自對應(yīng)的最終值，并將結(jié)果通過串行通信接口發(fā)送給上位機(jī)。 最后，對設(shè)計(jì)實(shí)體進(jìn)行了整體的編譯、綜合與優(yōu)化工作，并通過邏輯分析儀對設(shè)計(jì)進(jìn)行了驗(yàn)證。在實(shí)驗(yàn)室條件下，對監(jiān)測指標(biāo)的運(yùn)算結(jié)果進(jìn)行了實(shí)驗(yàn)測量，實(shí)驗(yàn)結(jié)果表明該監(jiān)測裝置滿足了電力系統(tǒng)諧波檢測的總體要求。
標(biāo)簽： FPGA 電力系統(tǒng) 諧波檢測
上傳時(shí)間： 2013-04-24
上傳用戶：yw14205
當(dāng)今電子系統(tǒng)的設(shè)計(jì)是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計(jì)，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計(jì)是以知識(shí)產(chǎn)權(quán)核(IPCore)為基礎(chǔ)，以硬件描述語言為主要設(shè)計(jì)手段，借助以計(jì)算機(jī)為平臺(tái)的EDA工具進(jìn)行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上，給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計(jì)軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進(jìn)行SOPC(System On a Programmable Chip)設(shè)計(jì)流程后，依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實(shí)現(xiàn)方案，模塊化的設(shè)計(jì)方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過程中，用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進(jìn)行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動(dòng)編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能，調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core，進(jìn)一步提高了開發(fā)效率。 在進(jìn)行編譯、仿真調(diào)試成功后，經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實(shí)現(xiàn)方案。
標(biāo)簽： FPGA 調(diào)制解調(diào)器
上傳時(shí)間： 2013-06-24
上傳用戶：liuchee
周立功SOPC實(shí)驗(yàn)教程，謝謝觀嘗！呵呵呵呵呵呵
標(biāo)簽： SOPC 嵌入式系統(tǒng) 實(shí)驗(yàn)教程
上傳時(shí)間： 2013-06-16
上傳用戶：qin1208
基于EDA平臺(tái)的計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課程實(shí)踐本文分析了計(jì)算機(jī)專業(yè)本科生課程計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的教學(xué)現(xiàn)狀, 結(jié)合目前在教學(xué)實(shí)踐中采用的部分措施, 提出了在計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課
標(biāo)簽： EDA 計(jì)算機(jī)系統(tǒng) 實(shí)踐
上傳時(shí)間： 2013-04-24
上傳用戶：lifevast
EDA Tools in FPGA用于開發(fā)FPGA的EDA工具:隨著集成電路和計(jì)算機(jī)技術(shù)的發(fā)展，越來越多的公司不斷的開發(fā)出更加好用的EDA工具給廣大的
上傳時(shí)間： 2013-04-24
上傳用戶：ywqaxiwang
EDA卷積碼編解碼器實(shí)現(xiàn)技術(shù)針對某擴(kuò)頻通信系統(tǒng)數(shù)據(jù)糾錯(cuò)編碼的需要, 構(gòu)造并分析了(2 , 1 , 6) 卷積碼編解碼器的基本工作原理, 提出了基于MAX +
標(biāo)簽： EDA 卷積碼 編解碼器 實(shí)現(xiàn)技術(shù)
上傳時(shí)間： 2013-07-18
上傳用戶：ynwbosss
EDA軟件在電路設(shè)計(jì)中的應(yīng)用 摘要: 在EDA軟件的基礎(chǔ)上, 介紹了仿真功能在數(shù)字邏輯電路設(shè)計(jì)中的應(yīng)用, 佐證了由傳統(tǒng)實(shí)驗(yàn)教學(xué)向現(xiàn)代化創(chuàng)新性教學(xué)
標(biāo)簽： EDA 軟件 電路設(shè)計(jì) 中的應(yīng)用
上傳時(shí)間： 2013-04-24
上傳用戶：zhqzal1014
EDA 技術(shù)簡介A：EDA技術(shù)實(shí)驗(yàn)簡介實(shí)驗(yàn)的根本目的是培養(yǎng)學(xué)生的理論應(yīng)用能力，以及分析問題和解決問題的能力，歸根到底是培養(yǎng)學(xué)生的實(shí)踐創(chuàng)新能力。實(shí)驗(yàn)課學(xué)
上傳時(shí)間： 2013-06-01
上傳用戶：tgeyangjh
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
