該文結合"10M/100M以太網交換芯片的設計"課題,介紹了以太網技術發展的概況和IP CORE、Soc的設計方法,闡述了以太網交換原理及關鍵技術,研究了CSMA/CD協議、交換機、VLAN的原理和數據流優先技術及流量控制,在此基礎上完成了10M/100M以太網交換芯片的主要模塊的設計方案和實現框圖.同時結合Philip公司的IC總線的工作原理,給出了10M/100M以太網交換芯片的設計方案中的IC接口模塊的FPGA設計的驗證和仿真,并對仿真結果進行分析比較,驗證了IC接口模塊可以作為一個軟核來使用.
上傳時間: 2013-07-18
上傳用戶:jichenxi0730
FPGA能夠減少電子系統的開發風險和開發成本,縮短上市時間,降低維護升級成本,廣泛地應用在電子系統中.隨著集成電路向著片上系統(Soc)的發展,需要設計出FPGA IP核用于Soc芯片的設計.該論文的工作圍繞FPGA IP核的設計進行,在FPGA結構設計優化和FPGAIP接口方案設計兩方面進行了研究.設計改進了適用于數據通路的FPGA新結構——FDP.設計改進了可編程邏輯單元(LC);對可編程連線作為"2層2類"的層次結構進行組織,進行了改進并確定了各種連線的通道寬度;結合對迷宮布線算法的分析以及benchmark電路實驗的方法,提出了用于分段式網格連線的開關盒和連接盒新結構,提高連線的面積利用效率.在FPGA IP核的接口方案上,基于邊界掃描測試電路提出了FPGA IP核的測試方案;結合擴展邊界掃描測試電路得到的編程功和自動下載電路,為FPGA IP核提供了具有兩種不同編程方法的編程接口.采用SMIC 0.35um 3層金屬CMOS工藝,實現了一個10萬系統門規模的FDP結構,并和編程、測試接口一起進行版圖設計,試制了FDP100k芯片.FDP100k中包括了32×32個LC,128個可編程IO單元.在FDP100k的芯片測試中,對編程寄存器、各種可編程資源進行測試,并完成電路實現、性能參數測試以及IP核接口的測試,結果表明FPGA IP核的整體功能正確.
標簽: FPGAIP
上傳時間: 2013-04-24
上傳用戶:gokk
隨著社會經濟和科學技術的發展,公路交通已經成為了關系國民經濟命脈和社會、經濟發展的重大系統。汽車導航觀念也逐漸深入人心,成為公路交通中極其重要的一個環節。人們已經不再滿足于用基于PC機的導航系統,因為它過于昂貴并且功耗高。現在,基于嵌入式設備的導航系統在迅速發展,但目前流行的是基于WinCE操作系統,它的成本比較高。 本文設計的導航系統采用基于ARM9結構的低功耗、高性能嵌入式Soc芯片S3C2410作為主控制器,使用嵌入式linux作為系統的內核。Linux是一個開放并且免費使用的操作系統,而CPU使用了32位RISC(精簡指令集)。基于ARM的嵌入式Llinux作為系統的內核解決了成本高的問題。因為嵌入式操作系統是本課題設計系統過程中應用的基礎,所以本文會詳細介紹。 系統可以采集GPS信號,支持RS-232接口,采用液晶顯示屏(LCD)的人機接口,為操作人員提供了良好的監控界面。軟件系統在嵌入式Linux操作系統下開發,實現了Linux操作系統和QT圖形系統的移植,設備驅動程序、控制應用程序、人機交互界面的設計。 本文從理論、硬件設計、軟件設計等方面介紹了基于ARM S3C2410多功能車載導航系統的設計與開發。
上傳時間: 2013-07-01
上傳用戶:dong
隨著社會的發展,網絡視頻監控系統已經成為日常生產生活中的重要輔助設備,應用十分廣泛。當前視頻監控系統正逐步由模擬化走向數字化,隨著視頻壓縮技術和網絡技術的發展,開發新一代的基于計算機網絡和多媒體MPEG-4壓縮算法的視頻監控系統已成為整個行業技術發展的主要方向之一。人們有時會采用DSP與MPEG-4算法結合的方案來實現,也有的部門采用了片上系統(Soc),但這些不但編程極度復雜,而且成本也過高。本文提出并研究設計了一種基于ARM微處理器S3C2410、MPEG-4專用壓縮芯片MPG440、以嵌入式Linux為操作系統的視頻監控系統方案,不僅開發便捷、成本低廉,而且實時性較好,適應范圍廣。 首先,采用軟硬件協同設計的思想提出了系統的總體設計方案,系統的整體架構分為攝像頭、云臺控制器、網絡視頻服務器以及客戶端PC機等四大部分。 第二,以三星公司的S3C2410芯片和DAVICOM公司的DM9000以太網接口芯片為硬件核心,對整個系統進行了模塊化的硬件電路的設計。根據S3C2410的特點及系統整體需求,完成了電源復位模塊、晶振模塊、存儲器接口模塊、視頻數據處理模塊、以太網接口模塊、云臺控制模塊等的硬件選型與電路連接。其中,在云臺控制模塊等的電路設計中充分體現了優化設計的技巧,并重點對網絡接口部分和視頻數據處理部分進行了詳細的硬件設計與說明。闡述了整個系統的工作流程。 第三,從應用需求出發,選擇嵌入式Linux操作系統作為本系統的軟件平臺,搭建了交叉式的開發環境,對bootloader進行了選擇,并給出了加載步驟。完成了對嵌入式Linux內核的選擇及移植。 第四,采用基于任務的設計方法對服務器端的軟件進行了總體設計,主要包括共用程序庫、config配置文件、日志文件以及多個任務等。并對運行于客戶端的軟件設計進行了簡要說明。 第五,由于數字視頻傳輸的實時性能和通過網絡傳輸以后客戶端接收的視頻圖像質量在本系統中至關重要,所以本文對傳輸信道和網絡協議進行了優化選擇,并詳細闡述了IP組播技術、流媒體傳輸協議等在圖像傳輸過程中的具體應用。
上傳時間: 2013-04-24
上傳用戶:sc965382896
作為嵌入式系統核心的微處理器,是Soc不可或缺的“心臟”,微處理器的性能直接影響著整個Soc的性能。 與國際先進技術相比,我國在這一領域的研究和開發工作還相當落后,這直接影響到我國信息產業的發展。本著趕超國外先進技術,填補我國在該領域的空白以擺脫受制于國外的目的,我國很多科研單位和公司進行了自己的努力和嘗試。經過幾年的探索,已經有多種自主知識產權的處理器芯片完成了設計驗證并逐漸進入市場化階段。我國已結束無“芯”的歷史,并向設計出更高性能處理器的目標邁進。 艾科創新微電子公司的VEGA處理器,是公司憑借自己的技術力量和科研水平設計出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構架,采用五級流水線的設計,并且使用了高性能處理器所廣泛采用的虛擬內存管理技術。設計過程中采用自上而下的方法,根據其功能將其劃分為取指、譯碼、算術邏輯運算、內存管理、流水線控制和cache控制等幾個功能塊,使得我們在設計中能夠按照其功能和時序要求進行。 本文的首先介紹了MIPS微處理器的特點,通過對MIPS指令集和其五級流水線結構的介紹使得對VEGA的設計有了一個直觀的認識。在此基礎上提出了VEGA的結構劃分以及主要模塊的功能。作為采用虛擬內存管理技術的處理器,文章的主要部分介紹了VEGA的虛擬內存管理技術,將VEGA的內存管理單元(MMU)尤其是內部兩個翻譯后援緩沖(TLB)的設計作為重點給出了流水線處理器設計的方法。結束總體設計并完成仿真后,并不能代表設計的正確性,它還需要我們在實際的硬件平臺上進行驗證。作為論文的又一重點內容,介紹了我們在VEGA驗證過程中使用到的FPGA的主要配置單元,FPGA的設計流程。VEGA的FPGA平臺是一完整的計算機系統,我們利用在線調試軟件XilinxChipscope對其進行了在線調試,修正其錯誤。 經過模塊設計到最后的FPGA驗證,VEGA完成了其邏輯設計,經過綜合和布局布線等后端流程,VEGA采用0.18工藝流片后達到120MHz的工作頻率,可在其平臺上運行Windows-CE和Linux嵌入式操作系統,達到了預計的設計要求。
上傳時間: 2013-07-07
上傳用戶:標點符號
隨著電子技術和信息技術的發展,可編程邏輯器件的應用領域越來越寬。可編程Soc設計已成為Soc設計的新方法。論文介紹了可編程邏輯器件的設計方法和開發技術,并用硬件描述語言和FPGA/CPLD設計技術,探索和研究了基于FPGA的RISCMCU的設計與實現過程。 論文參照Mircochip公司的PICl6C5X單片機的體系結構,設計了8位RISCMCU。該嵌入式MCU設計采用了自頂向下的設計方法和模塊化設計思想。MCU總體結構設計劃分控制模塊、ALU模塊、存儲模塊三大模塊。然后,對各模塊的具體技術實現細節分別進行了闡述。論文中設計的MCU能實現PICl6C5X單片機33條指令中除OPTION、CLRWDT、SLEEP和TRIS四條指令以外的其余29條指令的功能,但應用是基于FPGA的,能與其他外設IP方便的結合在一起使用,比ASIC的PICl6C57X的應用更具靈活性。 軟件仿真和硬件驗證表明:所設計的嵌入式MCU在各方面均達到了一定的性能指標,在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作頻率達21.88MHz。這些為自主設計R/SCMCU的IP核提供了值得借鑒的探索成果和設計思路,在通用控制領域也有一定的實用價值。 此外,論文中還介紹了三相SPWM控制模塊的設計,該模塊具有死區時間和載波比任意可調的特點,可以單獨應用,也可以作為MCU的外設子模塊應用。
上傳時間: 2013-07-16
上傳用戶:熊少鋒
隨著星載電子系統復雜度、小型化需求的提高,Soc已經成為應對未來星載電子系統設計需求的解決途徑。為了簡化設計流程并且提高部件的可重用性,在目前的Soc設計中引入了稱之為平臺的體系結構模板,用它來描述采用已有的標準核來開發Soc的方法。在星載電子系統中常用部件的分類設計,最終建立一個包括多種功能部件,互連部件和處理部件的設計平臺,從而有效的提高星載電子系統的設計能力。在當前NASA和ESA的空間應用中,PCI總線廣泛作為背板總線和局部總線,有鑒于此,本研究選擇PCI總線作為星載電子系統設計平臺要提供的一個互連部件對其進行設計。 針對這一需求,本論文采用自項向下的設計方法對PCI總線從設備控制器的設計與實現進行了研究,對PCI總線協議做了深刻的分析,完成了PCI總線目標設備控制器的設計,采用Verilog HDL對其進行了RTL級的描述。 在該課題的研究中,采用了目前集成電路設計中常見的自頂向下設計方法,使用硬件描述語言Verilog HDL對其進行描述,重點分析了PCI總線設備控制器的設計。以PCI總線協議的分析和理解為基礎,對PCI總線設備控制器進行了功能分析和結構劃分。根據PCI總線設備控制器的功能和結構劃分,對PCI總線目標設備控制器的設計思路和各個子模塊電路的設計和實現進行了詳細的分析闡述,并且通過編寫測試激勵程序完成了功能仿真。應用FPGA作為物理驗證和實現載體,進行了面向FPGA的電路綜合,進行了布局布線后的時序仿真,證明所實現的PCI目標設備控制器符合基本功能要求,在以上基礎上完成了PCI目標設備控制器的FPGA實現。通過這整個論文的工作,按照設計、仿真、綜合驗證及布局布線的步驟,完成了PCI總線目標設備控制器IP軟核的設計。
上傳時間: 2013-06-07
上傳用戶:tccc
隨著信息技術的發展,系統級芯片Soc(System on a Chip)成為集成電路發展的主流。Soc技術以其成本低、功耗小、集成度高的優勢正廣泛地應用于嵌入式系統中。通過對8位增強型CPU內核的研究及其在FPGA(Field Programmable Gate Arrav)上的實現,對Soc設計作了初步研究。 在對Intel MCS-8051的匯編指令集進行了深入地分析的基礎上,按照至頂向下的模塊化的高層次設計流程,對8位CPU進行了頂層功能和結構的定義與劃分,并逐步細化了各個層次的模塊設計,建立了具有CPU及定時器,中斷,串行等外部接口的模型。 利用5種尋址方式完成了8位CPU的數據通路的設計規劃。利用有限狀態機及微程序的思想完成了控制通路的各個層次模塊的設計規劃。利用組合電路與時序電路相結合的思想完成了定時器,中斷以及串行接口的規劃。采用邊沿觸發使得一個機器周期對應一個時鐘周期,執行效率提高。使用硬件描述語言實現了各個模塊的設計。借助EDA工具ISE集成開發環境完成了各個模塊的編程、調試和面向FPGA的布局布線;在Synplify pro綜合工具中完成了綜合;使用Modelsim SE仿真工具對其進行了完整的功能仿真和時序仿真。 設計了一個通用的擴展接口控制器對原有的8位處理器進行擴展,加入高速DI,DO以及SPI接口,增強了8位處理器的功能,可以用于現有單片機進行升級和擴展。 本設計的CPU全面兼容MCS-51匯編指令集全部的111條指令,在時鐘頻率和指令的執行效率指標上均優于傳統的MCS-51內核。本設計以硬件描述語言代碼形式存在可與任何綜合庫、工藝庫以及FPGA結合開發出用戶需要的固核和硬核,可讀性好,易于擴展使用,易于升級,比較有實用價值。本設計通過FPGA驗證。
上傳時間: 2013-04-24
上傳用戶:jlyaccounts
USB2.0接口和基于ARM核的Soc系統的應用已經非常廣泛,特別在電子消費類領域。包含USB2,0接口的ARM系統則更是市場的需求。本文介紹一種基于ARM核的USB2,0接口IP(AHB_USB2.0)的設計,主要對其中的串行接口引擎(SIE)的設計進行討論。 該 AHB_USB2.0 IP核支持USB2.0協議,并兼容USB1.1協議;支持AMBA2.0協議和UTMI 1.05協議。該IP核一側通過UTMI接口或ULPI接口的PHY與USB2.0主機端進行通信;另一側則通過AHB總線與ARM相連。 AHB_USB2.0 IP核在硬件上分為三個大模塊:ULPI模塊(ULPI)、串行接口引擎(SIE)模塊和AHB總線接口模塊(AHB)。ULPI模塊實現了UTMI接口轉ULPI接口。串行接口引擎(SIE)模塊為USB2.0的數據鏈路層協議處理模塊,為整個IP核的核心部分,進一步分為四個子模塊——GLC(全局控制模塊),PIE(PHY接口處理引擎),SIF(系統接口邏輯)和EPB(端點緩沖模塊)。GLC模塊負責整個IP的復位控制,IP時鐘的開關提示等;PIE模塊負責處理USB的事務級傳輸,包括組包解包等;SIF模塊負責協議相關寄存器組和端點緩沖區的讀寫,跨時鐘域信號的處理和PIE所需的控制信號的產生;AHB模塊負責IP核與ARM通信和DMA功能的實現。 該IP核的軟件設計遵循USB協議,Bulk Only協議和UFI協議,由外掛ARM實現USB設備命令和UFI命令的解析,并執行相應的操作。設計了IP核與ARM之間的多種數據傳輸方法,通過軟件實現常規數據讀寫訪問、內部DMA或外部DMA等多種方式的切換。 本IP已經通過EDA驗證和FPGA測試,并且已經在內嵌ARM核的FPGA系統上實現了多個U盤。這個FPGA系統的正確工作,證明了AHB_USB2.01P核設計是正確的。
上傳時間: 2013-05-17
上傳用戶:qqoqoqo
隨著Soc技術、IP技術以及集成電路技術的發展,RISC軟核處理器的研究與開發設計開始受到了人們的重視。基于FPGA的RISC軟核處理器在各個行業開始得到了廣泛的應用,特別是在一些基于FPGA的嵌入式系統中有著越來越廣泛的應用前景。 該論文在研究了大量國內外技術文獻的基礎上,總結了RISC處理器發展的現狀與水平。認真分析了RISC處理器的基本結構,包括總線結構,流水線處理的原理,以及流水線數據通路和流水線控制的原理;并詳細分析了該設計采用的指令集——MIPS指令集的內在結構。設計出了一個32位RISC軟核處理器,這個軟核處理器采用五級流水線結構,能完成加法、減法、邏輯與、邏輯或、左移右移等算術邏輯操作,以及它們的組合操作。通過軟件仿真和在Altera的FPGA開發板上進行驗證,證明了所設計的32位RISC處理器能準確的執行所選用的MIPS指令集,運行速度能達到30MHz,功能良好。 通過對所設計對象特點及其可行性的研究,選用了Altera公司QuartusⅡ軟件作為設計與仿真驗證的環境。在設計方法上,該課題采用了自頂向下的設計方法。在設計過程中采用了邊設計邊驗證這種設計與驗證相結合的設計流程,大大提高了設計的可靠性。該課題在設計過程中還提出了兩個有效的設計思路:第一是在32位寄存器的設計中利用FPGA的內部RAM資源來設計,減少了傳輸延時,提高了運行速度,并大大減少了對FPGA內部資源的占用;第二是在系統架構上采用了柔性化的設計方法,使得設計可以根據實際的需求適當的增減相應的部件,以達到需求與性能的統一。這兩個方法都有效地解決了設計中出現的問題,提高了處理器的性能。
上傳時間: 2013-07-21
上傳用戶:caozhizhi