一些應(yīng)用利用 Xilinx FPGA 在每次啟動時可改變配置的能力，根據(jù)所需來改變 FPGA 的功能。Xilinx Platform Flash XCFxxP PROM 的設(shè)計修訂 (Design Revisioning) 功能，允許用戶在單個PROM 中將多種配置存儲為不同的修訂版本，從而簡化了 FPGA 配置更改。在 FPGA 內(nèi)部加入少量的邏輯，用戶就能在 PROM 中存儲的多達四個不同的修訂版本之間進行動態(tài)切換。多重啟動或從多個設(shè)計修訂進行動態(tài)重新配置的能力，與 SpartAn™-3E FPGA 和第三方并行 flashPROM 一起使用時所提供的 MultiBoot 選項相似。本應(yīng)用指南將進一步說明 Platform Flash PROM 如何提供附加選項來增強配置失敗時的安全性，以及如何減少引腳數(shù)量和板面積。此外，Platform Flash PROM 還為用戶提供其他優(yōu)勢：iMPACT 編程支持、單一供應(yīng)商解決方案、低成本板設(shè)計和更快速的配置加載。本應(yīng)用指南還詳細地介紹了一個包含 VHDL 源代碼的參考設(shè)計。
上傳時間： 2013-10-10
上傳用戶：jackgao
賽靈思推出業(yè)界首款自動化精細粒度時鐘門控解決方案，該解決方案可將 Virtex®-6 和 SpartAn®-6 FPGA 設(shè)計方案的動態(tài)功耗降低高達 30%。賽靈思智能時鐘門控優(yōu)化可自動應(yīng)用于整個設(shè)計，既無需在設(shè)計流程中添加更多新的工具或步驟，又不會改變現(xiàn)有邏輯或時鐘，從而避免設(shè)計修改。此外，在大多數(shù)情況下，該解決方案都能保留時序結(jié)果。
上傳時間： 2013-11-16
上傳用戶：eastimage
介紹了基于Xilinx SpartAn- 3E FPGA XC3S250E 來完成分辨率為738×575 的PAL 制數(shù)字視頻信號到800×600 的VGA 格式轉(zhuǎn)換的實現(xiàn)方法。關(guān)鍵詞: 圖像放大; PAL; VGA; FPGA 目前, 絕大多數(shù)監(jiān)控系統(tǒng)中采用的高解析度攝像機均由47 萬像素的CCD 圖像傳感器采集圖像, 經(jīng)DSP 處理后輸出的PAL 制數(shù)字視頻信號不能直接在VGA 顯示器上顯示, 而在許多場合需要在VGA 顯示器上實時監(jiān)視, 這就需要將隔行PAL 制數(shù)字視頻轉(zhuǎn)換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對圖像進行實時顯示, 本文采用一種近似的雙線性插值方法對圖像進行放大。隨著微電子技術(shù)及其制造工藝的發(fā)展, 可編程邏輯器件的邏輯門密度有了很大提高, 現(xiàn)場可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復(fù)以及系統(tǒng)配置的靈活性, 同時隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來越強, 因此FPGA 在現(xiàn)代電子系統(tǒng)設(shè)計中發(fā)揮著越來越重要的作用。本課題的設(shè)計就是采用VHDL 描述, 基于FPGA 來實現(xiàn)的。
標簽： PAL-VGA FPGA 轉(zhuǎn)換器
上傳時間： 2013-12-03
上傳用戶：aa54
使用 Xilinx SpartAn™-3E 或 SpartAn-3A FPGA，和National Semiconductor 公司的 PHY，并使用 Xilinx視頻處理 IP 核，提供了一種靈活且極具成本效益的方法來應(yīng)對多速率廣播方面的挑戰(zhàn)。
上傳時間： 2014-11-30
上傳用戶：muhongqing
設(shè)計了一種片上系統(tǒng)（SoC）復(fù)位電路。該電路能對外部輸入信號進行同步化處理以抑制亞穩(wěn)態(tài)，采用多級D觸發(fā)器進行濾波提升抗干擾能力，并且控制產(chǎn)生系統(tǒng)所需的復(fù)位時序以滿足軟硬件協(xié)同設(shè)計需求。同時，完成了可測性設(shè)計（DFT）。基于Xilinx SpartAn-6 FPGA進行了驗證。結(jié)果表明該電路可以抑制90 ?滋s以下的外部干擾信號，并能正確產(chǎn)生系統(tǒng)所需的復(fù)位信號。
標簽： 片上系統(tǒng) 復(fù)位電路
上傳時間： 2014-12-29
上傳用戶：guojin_0704
本資料是關(guān)于Nexys3板卡的培訓(xùn)資料。Nexys 開發(fā)板是基于最新技術(shù)SpartAn-6 FPGA的數(shù)字系統(tǒng)開發(fā)平臺。它擁有48M字節(jié)的外部存儲器（包括2個非易失性的相變存儲器），以及豐富的I/O器件和接口，可以適用于各式各樣的數(shù)字系統(tǒng)。 板上自帶AdeptTM高速USB2接口可以為開發(fā)板提供電源，也可以燒錄程序到FPGA，用戶數(shù)據(jù)的傳輸速率可以達到38M字節(jié)/秒。 Nexys3開發(fā)板可以通過添加一些低成本的外設(shè)Pmods （可以多達30幾個）和Vmods （最新型外設(shè)）來實現(xiàn)額外的功能，例如A/D和D/A轉(zhuǎn)換器，線路板，電機驅(qū)動裝置，和實現(xiàn)裝置等等。另外，Nexys3完全兼容所有的賽靈思工具，包括免費的WebPackTM，ChipscopeTM，EDKTM（嵌入式處理器設(shè)計套件），以及其他工具。 圖 Nexys3板卡介紹
上傳時間： 2013-10-24
上傳用戶：caiqinlin
本文是關(guān)于賽靈思Artix-7 FPGA 數(shù)據(jù)手冊:直流及開關(guān)特性的詳細介紹。 文章中也討論了以下問題： 1.全新 Artix-7 FPGA 系列有哪些主要功能和特性? Artix-7 系列提供了業(yè)界最低功耗、最低成本的 FPGA，采用了小型封裝，配合Virtex 架構(gòu)增強技術(shù)，能滿足小型化產(chǎn)品的批量市場需求，這也正是此前 SpartAn 系列 FPGA 所針對的市場領(lǐng)域。與 SpartAn-6 FPGA 相比，Artix-7 器件的邏輯密度從 20K 到 355K 不等，不但使速度提升 30%，功耗減半，尺寸減小 50%，而且價格也降了 35%。 2.Artix-7 FPGA 系列支持哪些類型的應(yīng)用和終端市場? Artix-7 FPGA 系列面向各種低成本、小型化以及低功耗的應(yīng)用，包括如便攜式超聲波醫(yī)療設(shè)備、軍用通信系統(tǒng)、高端專業(yè)/消費類相機的 DSLR 鏡頭模塊，以及航空視頻分配系統(tǒng)等。
標簽： Artix FPGA 賽靈思 數(shù)據(jù)手冊
上傳時間： 2013-11-12
上傳用戶：songyue1991
通過Xilinx SpartAn-6 FPGA 的Multiboot特性,允許用戶一次將多個配置文件下載入Flash中,根據(jù)不同時刻的需求,在不掉電重啟的情況下,從中選擇一個來重配置FPGA,實現(xiàn)不同功能,提高器件利用率,增加系統(tǒng)安全性,降低系統(tǒng)成本。
標簽： Xilinx-SpartAn MultiBoot FPGA
上傳時間： 2013-10-26
上傳用戶：wpwpwlxwlx
This application note describes how to retrieve user-defined data from Xilinx configurationPROMs (XC18V00 and Platform Flash devices) after the same PROM has configured theFPGA. The method to add user-defined data to the configuration PROM file is also discussed.The reference design described in this application note can be used in any of the followingXilinx FPGA architectures: SpartAn™-II, SpartAn-IIE, SpartAn-3, Virtex™, Virtex-E, Virtex-II,and Virtex-II Pro.
上傳時間： 2013-10-09
上傳用戶：guojin_0704
This application note describes how the existing dual-port block memories in the SpartAn™-IIand Virtex™ families can be used as Quad-Port memories. This essentially involves a dataaccess time (halved) versus functionality (doubled) trade-off. The overall bandwidth of the blockmemory in terms of bits per second will remain the same.
上傳時間： 2014-01-24
上傳用戶：15527161163
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
