異步FIFO控制器的設(shè)計(jì) 主要用于異步先進(jìn)先出控制器的設(shè)計(jì)。 所用語言Verilog HDL.
標(biāo)簽： Verilog FIFO HDL 控制器
上傳時(shí)間： 2014-11-05
上傳用戶：bjgaofei
D觸發(fā)器的設(shè)計(jì) 主要用在時(shí)序電路中。 所用語言為Verilog HDL.
標(biāo)簽： Verilog HDL D觸發(fā)器 時(shí)序電路
上傳時(shí)間： 2014-06-23
上傳用戶：ywqaxiwang
用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設(shè)計(jì)中。
標(biāo)簽： Verilog HDL 全加器 語言
上傳時(shí)間： 2015-05-02
上傳用戶：zukfu
指令譯碼電路的設(shè)計(jì)。 主要用在數(shù)字電路的設(shè)計(jì)中。 所用語言為Verilog HDL.
標(biāo)簽： Verilog HDL 指令 譯碼電路
上傳用戶：h886166
Verilog 的交通燈的例子。源代碼中有詳細(xì)的注釋。
標(biāo)簽： Verilog 交通燈 源代碼
上傳時(shí)間： 2014-11-15
上傳用戶：ve3344
Chapter 5 "Construction case with USB host system that handles USB controller SL811" sample program
標(biāo)簽： Construction controller USB Chapter
上傳時(shí)間： 2014-01-11
上傳用戶：tianjinfan
sql for setup the system. this is not that important.
標(biāo)簽： important system setup that
上傳時(shí)間： 2013-12-26
上傳用戶：2525775
A model of the local file system, implemented as a concrete subclass of AbstractTreeTableModel. This class implements the TreeTableModel interface.
標(biāo)簽： AbstractTreeTableModel implemented concrete subclass
上傳時(shí)間： 2015-05-04
上傳用戶：彭玖華
這些是verilog的開發(fā)實(shí)例,僅供參考.實(shí)例1
標(biāo)簽： verilog 開發(fā)實(shí)例
上傳時(shí)間： 2014-02-15
上傳用戶：yuchunhai1990
這些是verilog編程實(shí)例2,僅供參考
標(biāo)簽： verilog 編程實(shí)例
上傳用戶：songnanhua
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
