The STi7105 uses state of the art process technology to provide an ultra low-cost, fully featured HD AVC decoder IC. It is a highly integrated System-on-Chip suitable for STB markets across all networks (cable/satellite/DTT/x- DSL/IP) worldwide
標簽： technology low-cost featured process
上傳時間： 2013-12-22
上傳用戶：時代電子小智
Genode FX is a composition of hardware and software components that enable the creation of fully fledged graphical user interfaces as System-on-Chip solutions using commodity FPGAs.
標簽： composition components hardware creation
上傳時間： 2017-09-24
上傳用戶：huql11633
The TAS3204 is a highly-integrated audio System-on-Chip (SOC) consisting of a fully-programmable, 48-bit digital audio processor, a 3:1 stereo analog input MUX, four ADCs, four DACs, and other analog functionality. The TAS3204 is programmable with the graphical PurePath Studio? suite of DSP code development software. PurePath Studio is a highly intuitive, drag-and-drop environment that minimizes software development effort while allowing the end user to utilize the power and flexibility of the TAS3204’s digital audio processing core. TAS3204 processing capability includes speaker equalization and crossover, volume/bass/treble control, signal mixing/MUXing/splitting, delay compensation, dynamic range compression, and many other basic audio functions. Audio functions such as matrix decoding, stereo widening, surround sound virtualization and psychoacoustic bass boost are also available with either third-party or TI royalty-free algorithms. The TAS3204 contains a custom-designed, fully-programmable 135-MHz, 48-bit digital audio processor. A 76-bit accumulator ensures that the high precision necessary for quality digital audio is maintained during arithmetic operations. Four differential 102 dB DNR ADCs and four differential 105 dB DNR DACs ensure that high quality audio is maintained through the whole signal chain as well as increasing robustness against noise sources such as TDMA interference. The TAS3204 is composed of eight functional blocks: Clocking System Digital Audio Interface Analog Audio Interface Power supply Clocks, digital PLL I2C control interface 8051 MCUcontroller Audio DSP – digital audio processing 特性 Digital Audio Processor Fully Programmable With the Graphical, Drag-and-Drop PurePath Studio? Software Development Environment 135-MHz Operation 48-Bit Data Path With 76-Bit Accumulator Hardware Single-Cycle Multiplier (28 × 48)
上傳時間： 2016-05-06
上傳用戶：fagong
數字化電源的特點：1.控制智能化它是以數字信號處理器(DSP)或微控制器(MCU)為核心，將數字電源驅動器及PWM控制器作為控制對象而構成的智能化開關電源系統。傳統的由微控制器控制的開關電源，一般只是控制電源的啟動和關斷，并非真正意義的數字電源。2.數模組件組合優化采用“整合數字電源”(Fusion Digital Power)技術，實現了開關電源中模擬組件與數字組件的優化組合。例如，功率級所用的模擬組件MOSFET驅動器，可以很方便地與數字電源控制器相連并實現各種保護及偏置電源管理，而PWM控制器也屬于數控模擬芯片。3.集成度高實現了電源系統單片集成化(Power System on Chip)，將大量的分立式元器件整合到一個芯片或一組芯片中。4.控制精度高能充分發揮數字信號處理器及微控制器的優勢，使所設計的數字電源達到高技術指標。例如，其脈寬調制(PWM)分辨力可達150ps(10~12s)的水平，這是傳統開關電源所望塵莫及的。數字電源還能實現多相位控制、非線性控制、負載均流以及故障預測等功能，為研制綠色節能型開關電源提供了便利條件。5.模塊化程度高數字電源模塊化程度高，各模塊之間可以方便地實現有機融合，便于構成分布式數字電源系統，提高電源系統的可靠性。
標簽： 全數字電源
上傳時間： 2021-12-13
上傳用戶：XuVshu
nRF51802 Multiprotocol Bluetooth? low energy/2.4 GHz RF System on Chip
標簽： nrf51822
上傳時間： 2022-05-22
上傳用戶：ttalli
VIP專區-嵌入式/單片機編程源碼精選合集系列（86）資源包含以下內容：1. 4*4鍵盤掃描程序,程序簡單明了,注釋清晰易懂 !.2. 1、程序目的：AT91SAM7A3的CAN功能驗證與使用指導。 2、功能說明：該程序包括三個常用CAN功能的測試 1）、測試1:將CAN0 Mailbox 0中的數據傳到CAN1 Mailbox.3. ISD25120語音電路程序.4. 包含2個文件包 1.基于LPC213X的SD卡SPI口讀寫模塊 2. uCOS-II在LPC2000上的移植代碼.5. cc2420-A True System-on-Chip solution for 2.4 GHz IEEE 802.15.4 / ZigB.6. MSP430FG4619對LCD進行顯示的完整工程源文件包,對MSP430和LCD顯示具有參考價值.7. Matlab_simulink在FPGA設計中的應用.8. vhd語言.9. NiosII的范例.10. apache 安裝教程 apache 安裝教程.11. 凌陽7300 原理圖 凌陽7300 原理圖.12. C51彈片機簡單計算器.13. 循環日志讀寫,用于嵌入式系統記載日志文件.14. RC500 source code!.15. C++編寫的日歷程序.16. 日歷加判斷第幾周,請輸入一個日期.17. 請輸入一個日期.18. epson mcu 啟動代碼與動畫實現.19. 2262 lcm abcdefghijkl.20. 在EASYARM實驗平臺上的數字/模擬轉換測試代碼.21. EASYARM2200上圖形液晶顯示代碼.22. 基于ARM處理器的SMG240128A驅動程序.23. NiosII下UCOS和移植Linux教程,很難找到的資料.24. NIosII軟處理器快速入門,ALTERA FPGA的NIOSII入門指導.25. SPI 4線接口spec,對硬件和驅動有興趣的朋友可以下載.26. 在VS2005下寫的把SQLCE上的數據庫數據導出為XML的應用程序.27. 這是一個關于用C語言編程時要在液晶顯示器上顯示漢字時需要用到的漢字字庫。.28. 一個關于交通燈控制實驗的原理圖和程序以及詳細說明.29. 此源代碼是基于UCOSII 以S3c44b0xARM7為主控芯片的系統。可以顯示世界各時區的時鐘.30. 四軸控制電機驅動的源程序,在編譯環境中已通過.31. 一個基于ZigBee技術的無線傳感器網絡平臺.32. 5按鍵_SD卡MP3程序.33. ADS下開發LED的一個簡單例子.34. 一種基于CPLD和PC I總線的視頻采集卡的設計方案.35. arm7最小系統的編程原碼,具有與上位機通訊協議,能同時控制10個開關量與三個模擬量及三個脈沖量..36. 320*240液晶屏程序.37. ARM7 S3C44B0X開發板官方原理圖.38. ARM9 S3C2410外接用TFT液晶顯示模塊原理圖.39. VGA的IP核.40. ISP1362的IP核.
上傳時間： 2013-06-08
上傳用戶：eeworm
Atmel’s AT91SAM7FP105 is a low pincount FingerChip processor based on the 32-bit ARM RISC processor. It features a on-chip biometric engine performing enrollment verification and identification, an internal record cache of up to 25 records and a secure command protocol over USB, SPI, UART. This protocol enables an external host system or processor to control the onchip bioengine functions, manipulate the record cache, and securely export record cache records for external storage. Together with the FingerChip sensor device AT77C104B, it forms an embedded, secured biometric turnkey solution.
標簽： processor FingerChip pincount Atmel
上傳時間： 2013-12-26
上傳用戶：shawvi
The W78E58B is an 8-bit microcontroller which has an in-system programmable Flash EPROM for firmware updating. The instruction set of the W78E58B is fully compatible with the standard 8052. The W78E58B contains a 32K bytes of main ROM and a 4K bytes of auxiliary ROM which allows the contents of the 32KB main ROM to be updated by the loader program located at the 4KB auxiliary ROM 512 bytes of on-chip RAM four 8-bit bi-directional and bit-addressable I/O ports an additional 4- bit port P4 three 16-bit timer/counters a serial port. These peripherals are supported by a eight sources two-level interrupt capability. To facilitate programming and verification, the ROM inside the W78E58B allows the program memory to be programmed and read electronically. Once the code is confirmed, the user can protect the code for security
標簽： microcontroller programmable in-system W78E58B
上傳時間： 2017-04-27
上傳用戶：yiwen213
隨著半導體制造技術不斷的進步，SOC(System On a Chip)是未來IC產業技術研究關注的重點。由于SOC設計的日趨復雜化，芯片的面積增大，芯片功能復雜程度增大，其設計驗證工作也愈加繁瑣。復雜ASIC設計功能驗證已經成為整個設計中最大的瓶頸。 使用FPGA系統對ASIC設計進行功能驗證，就是利用FPGA器件實現用戶待驗證的IC設計。利用測試向量或通過真實目標系統產生激勵，驗證和測試芯片的邏輯功能。通過使用FPGA系統，可在ASIC設計的早期，驗證芯片設計功能，支持硬件、軟件及整個系統的并行開發，并能檢查硬件和軟件兼容性，同時還可在目標系統中同時測試系統中運行的實際軟件。FPGA仿真的突出優點是速度快，能夠實時仿真用戶設計所需的對各種輸入激勵。由于一些SOC驗證需要處理大量實時數據，而FPGA作為硬件系統，突出優點是速度快，實時性好。可以將SOC軟件調試系統的開發和ASIC的開發同時進行。 此設計以ALTERA公司的FPGA為主體來構建驗證系統硬件平臺，在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構建與PC的調試驗證數據鏈路，并采用定制的JTAG邏輯產生測試向量，通過JTAG控制SOC目標系統，達到對SOC內部和其他IP(IntellectualProperty)的在線測試與驗證。同時，該驗證平臺還可以支持SOC目標系統后續軟件的開發和調試。 本文介紹了芯片驗證系統，包括系統的性能、組成、功能以及系統的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗證系統的硬件平臺，提出了驗證系統的總體設計方案，重點對驗證系統的數據鏈路的實現進行了闡述；詳細研究了嵌入式軟核處理器NIOS II系統，并將定制的JTAG邏輯與處理器NIOS II相結合，構建出調試與驗證數據鏈路；根據芯片驗證的要求，設計出軟核處理器NIOS II系統與PC建立數據鏈路的軟件系統，并完成芯片在線測試與驗證。 本課題的整體任務主要是利用FPGA和定制的JTAG掃描鏈技術，完成對國產某型DSP芯片的驗證與測試，研究如何構建一種通用的SOC芯片驗證平臺，解決SOC驗證系統的可重用性和驗證數據發送、傳輸、采集的實時性、準確性、可測性問題。本文在SOC驗證系統在芯片驗證與測試應用研究領域，有較高的理論和實踐研究價值。
上傳時間： 2013-05-25
上傳用戶：ccsp11
本文以電子不停車收費系統課題為背景，設計并實現了基于FPGA的π/4-DOPSK全數字中頻發射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛星通信中，具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。 近年來現場可編程門陣列(FPGA)器件在芯片邏輯規模和處理速度等方面性能的迅速提高，用硬件編程實現無線功能的軟件無線電技術在理論和實用化上都趨于成熟和完善，因此可以把數字調制，數字上/下變頻，數字解調在同一塊FPGA上實現，即實現了中頻發射機和接收機一體化的片上可編程系統(SOPC，System On Programmabie Chip)。 本文首先根據指標要求對數字收發機方案進行設計，確定了適合不停車收費系統的全數字發射機和接收機的結構，接著根據π/4-DQPSK發射機和接收機的理論，設計并實現了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析，最后給出硬件測試平臺上結果和測試結果分析。
上傳時間： 2013-06-23
上傳用戶：chuckbassboy
