IP核生成器生成 ip 后有兩個文件對我們比較有用，假設(shè)生成了一個 asyn_fifo 的核，則
asyn_fifo.veo 給出了例化該核方式（或者在 Edit－>Language Template->COREGEN 中找到
verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調(diào)用了 xilinx 行為模型庫
的模塊，仿真時該文件也要加入工程。
標簽：
ip
IP核
生成器
比較
上傳時間：
2014-01-05
上傳用戶：頂?shù)弥?/p>
