亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

TESTBENCH-xilinx

  • hdl的8051核

    hdl的8051核，不知道好不好用大家試試吧。xilinx公司的核

    標簽： 8051 hdl

    上傳時間： 2013-12-08

    上傳用戶：jcljkh

  • 加法器核

    加法器核，帶進位位的，xilinx公司的核，能用

    標簽： 加法器

    上傳時間： 2015-05-31

    上傳用戶：gtf1207

  • N位加法器源代碼

    N位加法器源代碼，通用的，通過xilinx驗證，希望對大家有用。

    標簽： 加法器 源代碼

    上傳時間： 2015-06-06

    上傳用戶：zhangzhenyu

  • 波形發生器

    波形發生器，帶TESTBENCH， 多平臺 -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the Synplify synthesis check -- download from: www.fpga.com.cn & www.pld.com.cn

    標簽： 波形發生器

    上傳時間： 2014-01-20

    上傳用戶：familiarsmile

  • VHDL

    VHDL，verilog串并轉換源程序 Xilinx公司參考資料

    標簽： VHDL

    上傳時間： 2015-07-03

    上傳用戶：小寶愛考拉

  • 介紹了基于FPGA的多功能計程車計價器的電路設計。該設計采用了可編程邏輯器件FPGA的ASIC設計

    介紹了基于FPGA的多功能計程車計價器的電路設計。該設計采用了可編程邏輯器件FPGA的ASIC設計，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實現了整個系統的控制部分，整個自動控制系統由四個模塊構成：秒分頻模塊、控制模塊、計量模塊和譯碼顯示模塊。該設計不僅僅實現了顯示計程車計費的功能，其多功能表現在它可以通過選擇鍵選擇顯示計程車累計走的總路程和乘客乘載的時間。計時、計程、計費準確可靠，應用于實際當中有較好的實用價值和較高的可行性。

    標簽： FPGA ASIC 多功能 可編程邏輯器件

    上傳時間： 2014-07-27

    上傳用戶：llandlu

  • 這是06年4月剛剛完成的程序

    這是06年4月剛剛完成的程序，從opencore.org下載而來。用vhdl語言描寫，以及matlab仿真，testbench，以及在xinlinx上的綜合。 The MDCT core is two dimensional discrete cosine transform implementation designed for use in compression systems like JPEG. Architecture is based on parallel distributed arithmetic with butterfly computation.

    標簽： 程序

    上傳時間： 2013-12-16

    上傳用戶：123啊

  • BurchED B5-X300 Spartan2e using XC2S300e device Top level file for 6809 compatible system on a chi

    BurchED B5-X300 Spartan2e using XC2S300e device Top level file for 6809 compatible system on a chip Designed with Xilinx XC2S300e Spartan 2+ FPGA. Implemented With BurchED B5-X300 FPGA board, B5-SRAM module, B5-CF module and B5-FPGA-CPU-IO module

    標簽： compatible 300 Spartan2e BurchED

    上傳時間： 2015-07-07

    上傳用戶：star_in_rain

  • Verilog HDL的PLI子程序接口

    Verilog HDL的PLI子程序接口，用于與用戶C程序在2個方向上傳輸數據，可用xilinx ISE，quartusii或modelsim仿真，

    標簽： Verilog HDL PLI 程序接口

    上傳時間： 2013-12-09

    上傳用戶：kr770906

  • 我是VHDL的初學者

    我是VHDL的初學者，這是我自己編譯的簡單的幾個VHDL碼，功能有3-8解碼器及其testbench,16位寄存器及其testbench和交通燈。 希望能和其他初學者一起討論學習，并得到高手的指點

    標簽： VHDL 初學者

    上傳時間： 2013-12-20

    上傳用戶：ouyangtongze

主站蜘蛛池模板： 交城县| 大埔区| 聂荣县| 静乐县| 泸溪县| 建宁县| 柳林县| 禹州市| 阿图什市| 乐平市| 南昌市| 永丰县| 杭锦旗| 株洲市| 高陵县| 蒙阴县| 静安区| 当雄县| 周口市| 鄄城县| 上思县| 邵武市| 灌南县| 麻栗坡县| 婺源县| 霍林郭勒市| 壶关县| 进贤县| 大渡口区| 凤山市| 德格县| 上饶市| 宝鸡市| 保山市| 德昌县| 大方县| 屏山县| 青阳县| 花莲县| 嵊州市| 朝阳区|