模擬CMOS集成電路設(shè)計(jì)
標(biāo)簽： CMOS 模擬 集成電路設(shè)計(jì)
上傳時(shí)間： 2014-10-27
上傳用戶：685
Abstract: What can be simpler than designing with CMOS and BiCMOS? These technologies are very easy to use butthey still require careful design. This tutorial discusses the odd case of circuits that seem to work but exhibit somepeculiar behaviors—including burning the designer's fingers!
上傳時(shí)間： 2013-11-03
上傳用戶：dick_sh
LM393是雙電壓比較器集成電路。中文資料 該電路的特點(diǎn)如下：838電子 工作電源電壓范圍寬，單電源、雙電源均可工作，單電源：2～36V，雙電源:±1～±18V； 消耗電流小，Icc=0.8mA；lm393是什么 輸入失調(diào)電壓小，VIO=±2mV； 共模輸入電壓范圍寬，Vic=0～Vcc-1.5V； 輸出與TTL，DTL，MOS，CMOS 等兼容； 輸出可以用開(kāi)路集電極連接“或”門(mén)；
上傳時(shí)間： 2013-11-14
上傳用戶：lxm
設(shè)計(jì)了一種用于高速ADC中的高速高增益的全差分CMOS運(yùn)算放大器。主運(yùn)放采用帶開(kāi)關(guān)電容共模反饋的折疊式共源共柵結(jié)構(gòu)，利用增益提高和三支路電流基準(zhǔn)技術(shù)實(shí)現(xiàn)一個(gè)可用于12~14 bit精度，100 MS/s采樣頻率的高速流水線（Pipelined）ADC的運(yùn)放。設(shè)計(jì)基于SMIC 0.25 μm CMOS工藝，在Cadence環(huán)境下對(duì)電路進(jìn)行Spectre仿真。仿真結(jié)果表明，在2.5 V單電源電壓下驅(qū)動(dòng)2 pF負(fù)載時(shí)，運(yùn)放的直流增益可達(dá)到124 dB，單位增益帶寬720 MHz，轉(zhuǎn)換速率高達(dá)885 V/μs，達(dá)到0.1%的穩(wěn)定精度的建立時(shí)間只需4 ns，共模抑制比153 dB。
標(biāo)簽： CMOS 增益提高 運(yùn)算 放大器設(shè)計(jì)
上傳時(shí)間： 2014-12-23
上傳用戶：jiiszha
為了提高數(shù)字集成電路芯片的驅(qū)動(dòng)能力，采用優(yōu)化比例因子的等比緩沖器鏈方法，通過(guò)Hspice軟件仿真和版圖設(shè)計(jì)測(cè)試，提出了一種基于CSMC 2P2M 0.6 μm CMOS工藝的輸出緩沖電路設(shè)計(jì)方案。本文完成了系統(tǒng)的電原理圖設(shè)計(jì)和版圖設(shè)計(jì)，整體電路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工藝的工藝庫(kù)（06mixddct02v24）仿真，基于CSMC 2P2M 0.6 μm CMOS工藝完成版圖設(shè)計(jì)，并在一款多功能數(shù)字芯片上使用，版圖面積為1 mm×1 mm，并參與MPW（多項(xiàng)目晶圓）計(jì)劃流片，流片測(cè)試結(jié)果表明，在輸出負(fù)載很大時(shí)，本設(shè)計(jì)能提供足夠的驅(qū)動(dòng)電流，同時(shí)延遲時(shí)間短、并占用版圖面積小。
標(biāo)簽： CMOS 工藝 多功能 數(shù)字芯片
上傳時(shí)間： 2013-10-09
上傳用戶：小鵬
采用電流模脈寬調(diào)制控制方案的電池充電芯片設(shè)計(jì),鋸齒波信號(hào)的線性度較好,當(dāng)負(fù)載電路減小時(shí),自動(dòng)進(jìn)入Burst Mode狀態(tài)提高系統(tǒng)的效率。整個(gè)電路基于1.0 μm 40 V CMOS工藝設(shè)計(jì),通過(guò)Hspice完成了整體電路前仿真驗(yàn)證和后仿真,仿真結(jié)果表明,振蕩電路的性能較好,可廣泛應(yīng)用在PWM等各種電子電路中。
上傳時(shí)間： 2014-12-23
上傳用戶：kangqiaoyibie
由于CMOS器件靜電損傷90%是延遲失效，對(duì)整機(jī)應(yīng)用的可靠性影響太大，因而有必要對(duì)CMOS器件進(jìn)行抗靜電措施。本文描述了CMOS器件受靜電損傷的機(jī)理，從而對(duì)設(shè)計(jì)人員提出了幾種在線路設(shè)計(jì)中如何抗靜電，以保護(hù)CMOS器件不受損傷。
上傳時(shí)間： 2013-11-05
上傳用戶：yupw24
555 定時(shí)器是一種模擬和數(shù)字功能相結(jié)合的中規(guī)模集成器件。一般用雙極性工藝制作的稱為555，用CMOS 工藝制作的稱為7555，除單定時(shí)器外，還有對(duì)應(yīng)的雙定時(shí)器556/7556。555 定時(shí)器的電源電壓范圍寬，可在4.5V~16V 工作，7555 可在3~18V 工作，輸出驅(qū)動(dòng)電流約為200mA，因而其輸出可與TTL、CMOS 或者模擬電路電平兼容。
標(biāo)簽： 555 時(shí)基集成 電路簡(jiǎn)介
上傳時(shí)間： 2013-10-18
上傳用戶：農(nóng)藥鋒6
閂鎖效應(yīng)是指CMOS器件所固有的寄生雙極晶體管被觸發(fā)導(dǎo)通，在電源和地之間存在一個(gè)低阻通路，大電流，導(dǎo)致電路無(wú)法正常工作，甚至燒毀電路
標(biāo)簽： CMOS 閂鎖效應(yīng)
上傳時(shí)間： 2013-10-20
上傳用戶：縹緲
開(kāi)關(guān)在電路中起接通信號(hào)或斷開(kāi)信號(hào)的作用。最常見(jiàn)的可控開(kāi)關(guān)是繼電器，當(dāng)給驅(qū)動(dòng)繼電器的驅(qū)動(dòng)電路加高電平或低電平時(shí)，繼電器就吸合或釋放，其觸點(diǎn)接通或斷開(kāi)電路。CMOS模擬開(kāi)關(guān)是一種可控開(kāi)關(guān)，它不象繼電器那樣可以用在大電流、高電壓場(chǎng)合，只適于處理幅度不超過(guò)其工作電壓、電流較小的模擬或數(shù)字信號(hào)。 一、常用CMOS模擬開(kāi)關(guān)引腳功能和工作原理 1.四雙向模擬開(kāi)關(guān)CD4066 CD4066 的引腳功能如圖1所示。每個(gè)封裝內(nèi)部有4個(gè)獨(dú)立的模擬開(kāi)關(guān)，每個(gè)模擬開(kāi)關(guān)有輸入、輸出、控制三個(gè)端子，其中輸入端和輸出端可互換。當(dāng)控制端加高電平時(shí)，開(kāi)關(guān)導(dǎo)通；當(dāng)控制端加低電平時(shí)開(kāi)關(guān)截止。模擬開(kāi)關(guān)導(dǎo)通時(shí)，導(dǎo)通電阻為幾十歐姆；模擬開(kāi)關(guān)截止時(shí)，呈現(xiàn)很高的阻抗，可以看成為開(kāi)路。模擬開(kāi)關(guān)可傳輸數(shù)字信號(hào)和模擬信號(hào)，可傳輸?shù)哪M信號(hào)的上限頻率為40MHz。各開(kāi)關(guān)間的串?dāng)_很小，典型值為－50dB。
標(biāo)簽： CMOS 模擬開(kāi)關(guān) 工作原理
上傳時(shí)間： 2013-10-27
上傳用戶：bibirnovis
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
