女生裸体视频一区二区三区,中文字幕中文字幕一区二区,激情aⅴ欧美一区二区欲海潮

TTL-CMOS-ECL-HTL

模擬CMOS集成電路設計

模擬CMOS集成電路設計

標簽： CMOS 模擬集成電路設計

上傳時間： 2014-10-27

上傳用戶：685
為什么我的CMOS邏輯電路燒起來了

Abstract: What can be simpler than designing with CMOS and BiCMOS? These technologies are very easy to use butthey still require careful design. This tutorial discusses the odd case of circuits that seem to work but exhibit somepeculiar behaviors—including burning the designer's fingers!

標簽： CMOS 邏輯電路

上傳時間： 2013-11-03

上傳用戶：dick_sh
LM393中文資料

LM393是雙電壓比較器集成電路。中文資料該電路的特點如下：838電子工作電源電壓范圍寬，單電源、雙電源均可工作，單電源：2～36V，雙電源:±1～±18V；消耗電流小，Icc=0.8mA；lm393是什么輸入失調電壓小，VIO=±2mV；共模輸入電壓范圍寬，Vic=0～Vcc-1.5V；輸出與TTL，DTL，MOS，CMOS 等兼容；輸出可以用開路集電極連接“或”門；

標簽： 393 LM

上傳時間： 2013-11-14

上傳用戶：lxm
帶有增益提高技術的高速CMOS運算放大器設計

設計了一種用于高速ADC中的高速高增益的全差分CMOS運算放大器。主運放采用帶開關電容共模反饋的折疊式共源共柵結構，利用增益提高和三支路電流基準技術實現一個可用于12~14 bit精度，100 MS/s采樣頻率的高速流水線（Pipelined）ADC的運放。設計基于SMIC 0.25 μm CMOS工藝，在Cadence環境下對電路進行Spectre仿真。仿真結果表明，在2.5 V單電源電壓下驅動2 pF負載時，運放的直流增益可達到124 dB，單位增益帶寬720 MHz，轉換速率高達885 V/μs，達到0.1%的穩定精度的建立時間只需4 ns，共模抑制比153 dB。

標簽： CMOS 增益提高運算放大器設計

上傳時間： 2014-12-23

上傳用戶：jiiszha
CMOS工藝多功能數字芯片的輸出緩沖電路設計

為了提高數字集成電路芯片的驅動能力，采用優化比例因子的等比緩沖器鏈方法，通過Hspice軟件仿真和版圖設計測試，提出了一種基于CSMC 2P2M 0.6 μm CMOS工藝的輸出緩沖電路設計方案。本文完成了系統的電原理圖設計和版圖設計，整體電路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工藝的工藝庫（06mixddct02v24）仿真，基于CSMC 2P2M 0.6 μm CMOS工藝完成版圖設計，并在一款多功能數字芯片上使用，版圖面積為1 mm×1 mm，并參與MPW（多項目晶圓）計劃流片，流片測試結果表明，在輸出負載很大時，本設計能提供足夠的驅動電流，同時延遲時間短、并占用版圖面積小。

標簽： CMOS 工藝多功能數字芯片

上傳時間： 2013-10-09

上傳用戶：小鵬
CMOS綠色模式AC_DC控制器振蕩器電路

采用電流模脈寬調制控制方案的電池充電芯片設計,鋸齒波信號的線性度較好,當負載電路減小時,自動進入Burst Mode狀態提高系統的效率。整個電路基于1.0 μm 40 V CMOS工藝設計,通過Hspice完成了整體電路前仿真驗證和后仿真,仿真結果表明,振蕩電路的性能較好,可廣泛應用在PWM等各種電子電路中。

標簽： AC_DC CMOS 綠色模式控制器

上傳時間： 2014-12-23

上傳用戶：kangqiaoyibie
CMOS器件抗靜電措施的研究

由于CMOS器件靜電損傷90%是延遲失效，對整機應用的可靠性影響太大，因而有必要對CMOS器件進行抗靜電措施。本文描述了CMOS器件受靜電損傷的機理，從而對設計人員提出了幾種在線路設計中如何抗靜電，以保護CMOS器件不受損傷。

標簽： CMOS 器件抗靜電

上傳時間： 2013-11-05

上傳用戶：yupw24
555時基集成電路簡介

555 定時器是一種模擬和數字功能相結合的中規模集成器件。一般用雙極性工藝制作的稱為555，用CMOS 工藝制作的稱為7555，除單定時器外，還有對應的雙定時器556/7556。555 定時器的電源電壓范圍寬，可在4.5V~16V 工作，7555 可在3~18V 工作，輸出驅動電流約為200mA，因而其輸出可與TTL、CMOS 或者模擬電路電平兼容。

標簽： 555 時基集成電路簡介

上傳時間： 2013-10-18

上傳用戶：農藥鋒6
CMOS閂鎖效應

閂鎖效應是指CMOS器件所固有的寄生雙極晶體管被觸發導通，在電源和地之間存在一個低阻通路，大電流，導致電路無法正常工作，甚至燒毀電路

標簽： CMOS 閂鎖效應

上傳時間： 2013-10-20

上傳用戶：縹緲
CMOS模擬開關工作原理

開關在電路中起接通信號或斷開信號的作用。最常見的可控開關是繼電器，當給驅動繼電器的驅動電路加高電平或低電平時，繼電器就吸合或釋放，其觸點接通或斷開電路。CMOS模擬開關是一種可控開關，它不象繼電器那樣可以用在大電流、高電壓場合，只適于處理幅度不超過其工作電壓、電流較小的模擬或數字信號。一、常用CMOS模擬開關引腳功能和工作原理　　1.四雙向模擬開關CD4066　　CD4066 的引腳功能如圖1所示。每個封裝內部有4個獨立的模擬開關，每個模擬開關有輸入、輸出、控制三個端子，其中輸入端和輸出端可互換。當控制端加高電平時，開關導通；當控制端加低電平時開關截止。模擬開關導通時，導通電阻為幾十歐姆；模擬開關截止時，呈現很高的阻抗，可以看成為開路。模擬開關可傳輸數字信號和模擬信號，可傳輸的模擬信號的上限頻率為40MHz。各開關間的串擾很小，典型值為－50dB。

標簽： CMOS 模擬開關工作原理

上傳時間： 2013-10-27

上傳用戶：bibirnovis