一精品久久久,91免费欧美精品,国产精品毛片久久

TURBO-PROLOG

MIMO-GMC系統(tǒng)中Turbo譯碼器的設(shè)計(jì)及FPGA實(shí)現(xiàn)

Turbo碼是一類(lèi)并行級(jí)聯(lián)的系統(tǒng)卷積碼，它是在綜合級(jí)聯(lián)碼、最大后驗(yàn)概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎(chǔ)上的一種創(chuàng)新。Turbo碼的基本原理是通過(guò)對(duì)編碼器結(jié)構(gòu)的巧妙設(shè)計(jì)，多個(gè)子碼通過(guò)交織器隔離進(jìn)行并行級(jí)聯(lián)編碼輸出，增大了碼距。譯碼器則以類(lèi)似內(nèi)燃機(jī)引擎廢氣反復(fù)利用的機(jī)理進(jìn)行迭代譯碼以反復(fù)利用有效信息流，從而獲得卓越的糾錯(cuò)能力。計(jì)算機(jī)仿真表明，Turbo碼不但在加性高斯噪聲信道下性能優(yōu)越，而且具有很強(qiáng)的抗衰落、抗干擾能力，當(dāng)交織長(zhǎng)度足夠長(zhǎng)時(shí)，其糾錯(cuò)性能接近香農(nóng)極限。 FPGA(FieldProgrammableGateArray)，即現(xiàn)場(chǎng)可編程門(mén)陣列，是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPGA技術(shù)具有大規(guī)模、高集成度、高可靠性、設(shè)計(jì)周期短、投資小、靈活性強(qiáng)等優(yōu)點(diǎn)，逐步成為復(fù)雜數(shù)字硬件電路設(shè)計(jì)的理想選擇。本論文以東南大學(xué)移動(dòng)通信實(shí)驗(yàn)室B3G課題組提出的“支持多天線的廣義多載波無(wú)線傳輸技術(shù)”(MIMO-GMC)為背景，分析了Turbo譯碼算法，并針對(duì)MIMO-GMC系統(tǒng)的迭代接收機(jī)中所采用的外信息保留和聯(lián)合檢測(cè)譯碼迭代的特點(diǎn)，完成了采用滑動(dòng)窗Log-MAP算法的軟輸入、軟輸出的Turbo譯碼器的設(shè)計(jì)。整個(gè)譯碼器模塊的設(shè)計(jì)采用Verilog語(yǔ)言描述，并在VirtexⅡPro系列FPGA芯片上實(shí)現(xiàn)。

標(biāo)簽： MIMO-GMC Turbo FPGA

上傳時(shí)間： 2013-04-24

上傳用戶：shanml
Turbo碼編譯碼以及其FPGA實(shí)現(xiàn)的研究

本文以Turbo碼譯碼器的FPGA實(shí)現(xiàn)為目標(biāo)，對(duì)Turbo碼的迭代譯碼算法及用硬件語(yǔ)言實(shí)現(xiàn)其譯碼算法進(jìn)行了深入研究。本文首先在理論上對(duì)Turbo碼的編譯碼原理進(jìn)行了深入的研究，并用C語(yǔ)言對(duì)其MAP譯碼算法進(jìn)行了驗(yàn)證仿真，接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測(cè)試。隨后本文就一些對(duì)MAP譯碼性能起著重要影響的參數(shù)也用C程序做了仿真對(duì)比。最后，考慮到硬件實(shí)現(xiàn)的簡(jiǎn)化，MAX-Log-MAP算法成為了本文的硬件實(shí)現(xiàn)方案。本文采用了模塊化設(shè)計(jì)，在對(duì)各個(gè)模塊進(jìn)行設(shè)計(jì)的基礎(chǔ)上提出了一些改進(jìn)的方案，對(duì)Turbo碼編碼器設(shè)計(jì)中的同步問(wèn)題進(jìn)行了改進(jìn)，對(duì)分塊并行Turbo碼譯碼算法的硬件實(shí)現(xiàn)進(jìn)行了研究。在設(shè)計(jì)中綜合運(yùn)用了“自頂向下”和“自下而上”的設(shè)計(jì)方去，通過(guò)功能模塊分割，合理設(shè)置系統(tǒng)參數(shù)，并通過(guò)模塊之間的參數(shù)傳遞，使Turbo碼編譯碼器具有較好的靈活性。

標(biāo)簽： Turbo FPGA 編譯碼

上傳時(shí)間： 2013-04-24

上傳用戶：wengtianzhu
Turbo碼譯碼算法研究及其FPGA實(shí)現(xiàn)

在通信系統(tǒng)中，人們一直致力于信息傳輸?shù)挠行院涂煽啃缘难芯浚诺兰m錯(cuò)編碼技術(shù)一直是人們研究的重點(diǎn)。1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的譯碼性能在編碼界引起了轟動(dòng)，并成為研究糾錯(cuò)編碼的熱點(diǎn)課題。經(jīng)過(guò)十幾年的研究和發(fā)展，目前，Turbo碼已經(jīng)走向了實(shí)用化的道路，如何用硬件實(shí)現(xiàn)有效的Turbo碼編譯碼器成為了人們研究的重點(diǎn)。論文以基于FPGA實(shí)現(xiàn)Turbo碼譯碼器為研究目標(biāo)，首先分析了Turbo碼的基本編譯碼原理和3GPP標(biāo)準(zhǔn)的Turbo碼編碼結(jié)構(gòu)和交織算法。然后重點(diǎn)分析了MAP譯碼算法，Log-MAP譯碼算法和：Max-Log-MAP譯碼算法，并對(duì)三種譯碼算法進(jìn)行了詳細(xì)的理論推導(dǎo)和計(jì)算復(fù)雜度的定量分析比較，對(duì)影響Turbo碼譯碼性能的主要因素進(jìn)行了MATLB仿真分析。論文在深入分析比較上述三種譯碼算法的基礎(chǔ)之上，選擇Max-Log-MAP譯碼算法進(jìn)行了Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)。主要針對(duì)FPGA實(shí)現(xiàn)的數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、Max-Log-MAP算法子譯碼器關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和基于3GPP標(biāo)準(zhǔn)的Turbo碼譯碼器的內(nèi)交織的FPGA設(shè)計(jì)進(jìn)行了深入研究，完成了固定譯碼長(zhǎng)度的Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)，并利用ModelSim和MATLAB分別對(duì)譯碼器進(jìn)行了功能時(shí)序驗(yàn)證和FPGA定點(diǎn)仿真測(cè)試。

標(biāo)簽： Turbo FPGA 譯碼算法研究

上傳時(shí)間： 2013-07-09

上傳用戶：caixiaoxu26
Turbo乘積碼的譯碼算法及FPGA實(shí)現(xiàn)

在信道編碼的發(fā)展進(jìn)程中，編碼研究人員一直致力于追尋性能盡可能的接近Shannon極限，且譯碼復(fù)雜度較低的信道編碼方案。1993年Berrou等提出了Turbo碼，這種碼在接近香農(nóng)極限的低信噪比下仍能夠獲得較低的誤碼率，它的出現(xiàn)在編碼界引起了廣泛的關(guān)注，并成為編碼研究領(lǐng)域最新的發(fā)展方向之一。但Turbo碼也有其缺點(diǎn)，由于交織器的存在，致使譯碼復(fù)雜度高，譯碼時(shí)延長(zhǎng)且因?yàn)榈痛a重碼字，存在錯(cuò)誤平臺(tái)現(xiàn)象。在Turbo碼的基礎(chǔ)上，1994年，Pyndiah等提出了Turbo乘積碼，Turbo乘積碼繼承了Turbo碼的優(yōu)點(diǎn)，又因?yàn)門(mén)urbo乘積碼的構(gòu)造采用了線性分組碼，所以譯碼方法比Turbo碼簡(jiǎn)單。Turbo乘積碼近年來(lái)開(kāi)始被廣泛到應(yīng)用到各種通信場(chǎng)合，大有取代傳統(tǒng)的卷積碼之勢(shì)。本文首先圍繞Turbo乘積碼的編譯碼原理，闡述了涉及到的基礎(chǔ)知識(shí)；又據(jù)Turbo乘積碼目前的應(yīng)用狀況，回顧了Turbo碼的發(fā)展歷史；其次，根據(jù)Turbo乘積碼的構(gòu)造原理，探討了構(gòu)造的方法，交織類(lèi)型，子碼的選擇及子碼的性能；再次，研究了Turbo乘積碼的概率譯碼，基于外信息的迭代算法，研究了Chase的譯碼算法；最后通過(guò)軟件仿真實(shí)現(xiàn)了該迭代譯碼算法，得到的結(jié)果達(dá)到了通信接收的要求。本文還初步的闡述了Turbo乘積碼硬件實(shí)現(xiàn)系統(tǒng)的設(shè)計(jì)方案。據(jù)實(shí)際工作中碰到的非標(biāo)準(zhǔn)信號(hào)，給出了整體模塊設(shè)計(jì)圖，及相應(yīng)模塊的功能和模塊問(wèn)連接的各種參數(shù)。并實(shí)現(xiàn)了模態(tài)下的同步搜索和去除相位模糊功能。最后根據(jù)研究中碰到的各種問(wèn)題，提出了下一步工作建議和研究方向。

標(biāo)簽： Turbo FPGA 乘積碼譯碼算法

上傳時(shí)間： 2013-07-02

上傳用戶：ndyyliu
Turbo碼編碼譯碼算法與FPGA實(shí)現(xiàn)方法的研究

本文主要研究Turbo碼的編碼和譯碼算法及其FPGA硬件實(shí)現(xiàn).在概述信道編碼理論及其發(fā)展歷程之后,簡(jiǎn)要地論述了Turbo碼的原理.然后分別對(duì)Turbo碼的MAP譯碼算法,LOG-MAP算法進(jìn)行推導(dǎo),在給出LOG-MAP的推導(dǎo)之后,提出了對(duì)于LOG-MAP譯碼算法的兩點(diǎn)改進(jìn),采用三階牛頓插值函數(shù)對(duì)校驗(yàn)函數(shù)進(jìn)行擬合,采用雙滑動(dòng)窗口技術(shù)取代傳統(tǒng)的單滑動(dòng)窗口技術(shù).Turb碼還有一種譯碼復(fù)雜度相對(duì)較低的算法——SOVA算法,本文也給出了SOVA算法的詳細(xì)推導(dǎo)過(guò)程.在對(duì)LOG-MAP和SOVA算法的詳細(xì)推導(dǎo)之后,本文給出Turbo碼的軟件仿真,采用Matlab語(yǔ)言編寫(xiě)Turbo碼仿真系統(tǒng)程序,仿真系統(tǒng)比較了單滑動(dòng)窗口技術(shù)和雙滑動(dòng)窗口技術(shù)在不同的信噪比下的譯碼性能.在軟件仿真的基礎(chǔ)上,本文給出了Turbo碼編碼器和采用LOG-MAP譯碼算法譯碼器的FPGA硬件實(shí)現(xiàn)方法.

標(biāo)簽： Turbo FPGA 編碼譯碼算法

上傳時(shí)間： 2013-06-19

上傳用戶：plsee
Turbo碼編譯器FPGA設(shè)計(jì)與實(shí)現(xiàn)

1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的性能在編碼界引起了轟動(dòng)，并成為研究的熱點(diǎn)。隨著研究的不斷深入和技術(shù)的發(fā)展，目前，Turbo碼已經(jīng)應(yīng)用到很多實(shí)際通信系統(tǒng)中。同時(shí)，如何實(shí)現(xiàn)Turbo碼編譯碼器成為了人們研究的重點(diǎn)。論文以基于FPGA實(shí)現(xiàn)Turbo碼編譯碼器為研究目標(biāo)，首先分析了Turbo碼的基本編譯碼原理和3GPP標(biāo)準(zhǔn)的Turbo碼編碼結(jié)構(gòu)。然后分析了MAP譯碼算法，Log-MAP譯碼算法和Max-Log-MAP譯碼算法，接著仔細(xì)分析了對(duì)系統(tǒng)性能影響的各個(gè)參數(shù)并逐一進(jìn)行選擇，最后對(duì)各個(gè)選擇的系統(tǒng)進(jìn)行仿真，對(duì)仿真的結(jié)果進(jìn)行比較論證，確定滿足系統(tǒng)性能要求的各個(gè)參數(shù)。論文在系統(tǒng)仿真分析論證的基礎(chǔ)之上，進(jìn)行了Turbo碼編碼器的設(shè)計(jì)實(shí)現(xiàn)和硬件測(cè)試，選擇Max-Log-MAP譯碼算法進(jìn)行了Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)和硬件測(cè)試。最后完成整個(gè)通信系統(tǒng)的搭建和調(diào)試。主要針對(duì)FPGA實(shí)現(xiàn)的數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、Max-Log-MAP算法子譯碼器關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和譯碼的時(shí)序控制進(jìn)行了深入研究，完成了固定譯碼長(zhǎng)度的Turbo碼譯碼器的FPGA設(shè)計(jì)實(shí)現(xiàn)，并利用ModelSim和MATLAB分別對(duì)譯碼器進(jìn)行了時(shí)序功能驗(yàn)證和FPGA定點(diǎn)仿真測(cè)試。

標(biāo)簽： Turbo FPGA 編譯器

上傳時(shí)間： 2013-05-30

上傳用戶：www240697738
基于FPGA的Turbo碼編譯碼器研究與實(shí)現(xiàn)

本文以Turbo碼編譯碼器的FPGA實(shí)現(xiàn)為目標(biāo)，對(duì)Turbo碼的編譯碼算法和用硬件語(yǔ)言將其實(shí)現(xiàn)進(jìn)行了深入的研究。首先，在理論上對(duì)Turbo碼的編譯碼原理進(jìn)行了介紹，確定了Max-log-MAF算法的譯碼算法，結(jié)合CCSDS標(biāo)準(zhǔn)，在實(shí)現(xiàn)編碼器時(shí)，針對(duì)標(biāo)準(zhǔn)中給定的幀長(zhǎng)、碼率與交織算法，以及偽隨機(jī)序列模塊與幀同步模塊，提出了相應(yīng)解決方案；而在相應(yīng)的譯碼器設(shè)計(jì)中，采用了FPGA設(shè)計(jì)中“自上而下”的設(shè)計(jì)方法，權(quán)衡硬件實(shí)現(xiàn)復(fù)雜度與處理時(shí)延等因素，優(yōu)先考慮面積因素，提高元件的重復(fù)利用率和降低電路復(fù)雜度，來(lái)實(shí)現(xiàn)Turbo碼的Max-log-MAP算法譯碼。把整個(gè)系統(tǒng)分割成不同的功能模塊，分別闡述了實(shí)現(xiàn)過(guò)程。然后，基于Verilog HDL 設(shè)計(jì)出12位固點(diǎn)數(shù)據(jù)的Turbo編譯碼器以及仿真驗(yàn)證平臺(tái)，與用Matlab語(yǔ)言設(shè)計(jì)的相同指標(biāo)的浮點(diǎn)數(shù)據(jù)譯碼器進(jìn)行性能比較，得到該設(shè)計(jì)的功能驗(yàn)證。最后，研究了Tuxbo碼譯碼器幾項(xiàng)最新技術(shù)，如滑動(dòng)窗譯碼，歸一化處理，停止迭代技術(shù)結(jié)合流水線電路設(shè)計(jì)，將改進(jìn)后的譯碼器與先前設(shè)計(jì)的譯碼器分別在ISE開(kāi)發(fā)環(huán)境中針對(duì)目標(biāo)器件xilinx Virtex-Ⅱ500進(jìn)行電路綜合，證實(shí)了這些改進(jìn)技術(shù)能有效地提高譯碼器的吞吐量，減少譯碼時(shí)延和存儲(chǔ)器面積從而降低功耗。

標(biāo)簽： Turbo FPGA 編譯碼器

上傳時(shí)間： 2013-04-24

上傳用戶：haohaoxuexi
新型并行Turbo編譯碼器的FPGA實(shí)現(xiàn)

可靠通信要求消息從信源到信宿盡量無(wú)誤傳輸，這就要求通信系統(tǒng)具有很好的糾錯(cuò)能力，如使用差錯(cuò)控制編碼。自仙農(nóng)定理提出以來(lái)，先后有許多糾錯(cuò)編碼被相繼提出，例如漢明碼，BCH碼和RS碼等，而C。Berrou等人于1993年提出的Turbo碼以其優(yōu)異的糾錯(cuò)性能成為通信界的一個(gè)里程碑。然而，Turbo碼迭代譯碼復(fù)雜度大，導(dǎo)致其譯碼延時(shí)大，故而在工程中的應(yīng)用受到一定限制，而并行Turbo譯碼可以很好地解決上述問(wèn)題。本論文的主要工作是通過(guò)硬件實(shí)現(xiàn)一種基于幀分裂和歸零處理的新型并行Turbo編譯碼算法。論文提出了一種基于多端口存儲(chǔ)器的并行子交織器解決方法，很好地解決了并行訪問(wèn)存儲(chǔ)器沖突的問(wèn)題。本論文在現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)平臺(tái)上實(shí)現(xiàn)了一種基于幀分裂和籬笆圖歸零處理的并行Turbo編譯碼器。所實(shí)現(xiàn)的并行Turbo編譯碼器在時(shí)鐘頻率為33MHz，幀長(zhǎng)為1024比特，并行子譯碼器數(shù)和最大迭代次數(shù)均為4時(shí)，可支持8.2Mbps的編譯碼數(shù)掘吞吐量，而譯碼時(shí)延小于124us。本文還使用EP2C35FPGA芯片設(shè)計(jì)了系統(tǒng)開(kāi)發(fā)板。該開(kāi)發(fā)板可提供高速以太網(wǎng)MAC／PHY和PCI接口，很好地滿足了通信系統(tǒng)需求。系統(tǒng)測(cè)試結(jié)果表明，本文所實(shí)現(xiàn)的并行Turbo編譯碼器及其開(kāi)發(fā)板運(yùn)行正確、有效且可靠。本論文主要分為五章，第一章為緒論，介紹Turbo碼背景和硬件實(shí)現(xiàn)相關(guān)技術(shù)。第二章為基于幀分裂和歸零的并行Turbo編碼的設(shè)計(jì)與實(shí)現(xiàn)，分別介紹了編碼器和譯碼器的RTL設(shè)計(jì)，還提出了一種基于多端口存儲(chǔ)器的并行子交織器和解交織器設(shè)計(jì)。第三章討論了使用NIOS處理器的SOC架構(gòu)，使用SOC架構(gòu)處理系統(tǒng)和基于NIOSII處理器和uC／0S一2操作系統(tǒng)的架構(gòu)。第四章介紹了FPGA系統(tǒng)開(kāi)發(fā)板設(shè)計(jì)與調(diào)試的一些工作。最后一章為本文總結(jié)及其展望。

標(biāo)簽： Turbo FPGA 并行編譯碼器

上傳時(shí)間： 2013-04-24

上傳用戶：ziyu_job1234
基于FPGA的Turbo碼編譯碼器實(shí)現(xiàn)

基于FPGA的Turbo碼編譯碼器實(shí)現(xiàn)基于FPGA的Turbo碼編譯碼器實(shí)現(xiàn)

標(biāo)簽： Turbo FPGA 編譯碼器

上傳時(shí)間： 2013-06-13

上傳用戶：ippler8
卷積Turbo碼編譯碼器FPGA實(shí)現(xiàn)

卷積Turbo碼因其優(yōu)異的糾錯(cuò)性能越來(lái)越受人門(mén)的關(guān)注，而編碼器和譯碼器是編碼理論實(shí)際應(yīng)用的重點(diǎn)和難點(diǎn)。論文根據(jù)IEEE802.16e標(biāo)準(zhǔn)，以低時(shí)延、高吞吐量、支持高時(shí)鐘頻率、參數(shù)可配置為目標(biāo)，對(duì)卷積Turbo碼編碼器和譯碼器的FPG...

標(biāo)簽： Turbo FPGA 卷積編譯碼器

上傳時(shí)間： 2013-05-19

上傳用戶：cuibaigao

<s id="wa4gs"></s><bdo id="wa4gs"><dd id="wa4gs"></dd></bdo>