VC++ TURBO C串口通信編程實踐 龔建偉
標簽： TURBO VC 串口通信 編程
上傳時間： 2013-08-03
上傳用戶：eeworm
Visual C++ TURBO C串口通信編程實踐
標簽： Visual TURBO 串口通信 編程
上傳時間： 2013-08-04
Visual C++ TURBO C串口通信編程實踐 配套代碼
上傳時間： 2013-07-01
實用TURBO C教程
標簽： TURBO 教程
上傳時間： 2013-06-30
專輯類-實用電子技術專輯-385冊-3.609G 實用TURBO-C教程-269頁-6.6M.pdf
標簽： TURBO-C 269 6.6
上傳時間： 2013-06-12
上傳用戶：Aidane
作為性能優異的糾錯編碼，TURBO碼自誕生以來就一直受到理論界以及工程應用界的關注。TD—SCDMA是我國擁有自主知識產權的3G通信標準，該標準把TURBO碼是作為前向糾錯體制，但TURBO碼的譯碼算法比較復雜并且需要多次迭代，這造成TURBO碼譯碼延時大，譯碼速度慢，因此限制了TURBO碼的實際應用。因此有必要研究如何將現有的TURBO碼譯碼算法進行簡化，加速，使其轉化成為適合在硬件上實現的算法，將實驗室的理論研究成果轉化成為硬件產品。 論文主要的研究內容有以下兩點： 其一，提出信道自適應迭代譯碼方案。在事先設定最大迭代次數的情況下，自適應TURBO碼譯碼算法能夠根據信道的變化自動調整迭代次數。 仿真結果表明：該自適應迭代譯碼方案能夠根據信道的變化自動調整迭代次數，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時間，明顯提高譯碼速度。 其二，根據得到的信道自適應迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺，使用Verilog硬件描述語言，將用C/C++語言寫成的信道自適應迭代譯碼算法轉化成為硬件設計實現，得到硬件電路，并對得到的譯碼器硬件電路進行測試。 測試結果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實驗仿真基本一致。
標簽： TURBO FPGA 編譯碼器
上傳時間： 2013-05-31
上傳用戶：huyiming139
TURBO碼是一類并行級聯的系統卷積碼，它是在綜合級聯碼、最大后驗概率(MAP)譯碼、軟輸入軟輸出及迭代譯碼等理論基礎上的一種創新。TURBO碼的基本原理是通過對編碼器結構的巧妙設計，多個子碼通過交織器隔離進行并行級聯編碼輸出，增大了碼距。譯碼器則以類似內燃機引擎廢氣反復利用的機理進行迭代譯碼以反復利用有效信息流，從而獲得卓越的糾錯能力。計算機仿真表明，TURBO碼不但在加性高斯噪聲信道下性能優越，而且具有很強的抗衰落、抗干擾能力，當交織長度足夠長時，其糾錯性能接近香農極限。 FPGA(FieldProgrammableGateArray)，即現場可編程門陣列，是在PAL、GAL、EPLD等可編程器件的基礎上進一步發展的產物。FPGA技術具有大規模、高集成度、高可靠性、設計周期短、投資小、靈活性強等優點，逐步成為復雜數字硬件電路設計的理想選擇。 本論文以東南大學移動通信實驗室B3G課題組提出的“支持多天線的廣義多載波無線傳輸技術”(MIMO-GMC)為背景，分析了TURBO譯碼算法，并針對MIMO-GMC系統的迭代接收機中所采用的外信息保留和聯合檢測譯碼迭代的特點，完成了采用滑動窗Log-MAP算法的軟輸入、軟輸出的TURBO譯碼器的設計。整個譯碼器模塊的設計采用Verilog語言描述，并在VirtexⅡPro系列FPGA芯片上實現。
標簽： MIMO-GMC TURBO FPGA
上傳時間： 2013-04-24
上傳用戶：shanml
本文以TURBO碼譯碼器的FPGA實現為目標，對TURBO碼的迭代譯碼算法及用硬件語言實現其譯碼算法進行了深入研究。 本文首先在理論上對TURBO碼的編譯碼原理進行了深入的研究，并用C語言對其MAP譯碼算法進行了驗證仿真，接著就TURBO碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測試。隨后本文就一些對MAP譯碼性能起著重要影響的參數也用C程序做了仿真對比。 最后，考慮到硬件實現的簡化，MAX-Log-MAP算法成為了本文的硬件實現方案。本文采用了模塊化設計，在對各個模塊進行設計的基礎上提出了一些改進的方案，對TURBO碼編碼器設計中的同步問題進行了改進，對分塊并行TURBO碼譯碼算法的硬件實現進行了研究。在設計中綜合運用了“自頂向下”和“自下而上”的設計方去，通過功能模塊分割，合理設置系統參數，并通過模塊之間的參數傳遞，使TURBO碼編譯碼器具有較好的靈活性。
標簽： TURBO FPGA 編譯碼
上傳用戶：wengtianzhu
在通信系統中，人們一直致力于信息傳輸的有效性和可靠性的研究，信道糾錯編碼技術一直是人們研究的重點。1993年，TURBO碼的提出，以其接近Shannon極限的優異的譯碼性能在編碼界引起了轟動，并成為研究糾錯編碼的熱點課題。經過十幾年的研究和發展，目前，TURBO碼已經走向了實用化的道路，如何用硬件實現有效的TURBO碼編譯碼器成為了人們研究的重點。 論文以基于FPGA實現TURBO碼譯碼器為研究目標，首先分析了TURBO碼的基本編譯碼原理和3GPP標準的TURBO碼編碼結構和交織算法。然后重點分析了MAP譯碼算法，Log-MAP譯碼算法和：Max-Log-MAP譯碼算法，并對三種譯碼算法進行了詳細的理論推導和計算復雜度的定量分析比較，對影響TURBO碼譯碼性能的主要因素進行了MATLB仿真分析。 論文在深入分析比較上述三種譯碼算法的基礎之上，選擇Max-Log-MAP譯碼算法進行了TURBO碼譯碼器的FPGA設計實現。主要針對FPGA實現的數據量化、定點數據表示方式、Max-Log-MAP算法子譯碼器關鍵運算單元的FPGA設計和基于3GPP標準的TURBO碼譯碼器的內交織的FPGA設計進行了深入研究，完成了固定譯碼長度的TURBO碼譯碼器的FPGA設計實現，并利用ModelSim和MATLAB分別對譯碼器進行了功能時序驗證和FPGA定點仿真測試。
標簽： TURBO FPGA 譯碼 算法研究
上傳時間： 2013-07-09
上傳用戶：caixiaoxu26
在信道編碼的發展進程中，編碼研究人員一直致力于追尋性能盡可能的接近Shannon極限，且譯碼復雜度較低的信道編碼方案。1993年Berrou等提出了TURBO碼，這種碼在接近香農極限的低信噪比下仍能夠獲得較低的誤碼率，它的出現在編碼界引起了廣泛的關注，并成為編碼研究領域最新的發展方向之一。但TURBO碼也有其缺點，由于交織器的存在，致使譯碼復雜度高，譯碼時延長且因為低碼重碼字，存在錯誤平臺現象。在TURBO碼的基礎上，1994年，Pyndiah等提出了TURBO乘積碼，TURBO乘積碼繼承了TURBO碼的優點，又因為TURBO乘積碼的構造采用了線性分組碼，所以譯碼方法比TURBO碼簡單。TURBO乘積碼近年來開始被廣泛到應用到各種通信場合，大有取代傳統的卷積碼之勢。 本文首先圍繞TURBO乘積碼的編譯碼原理，闡述了涉及到的基礎知識；又據TURBO乘積碼目前的應用狀況，回顧了TURBO碼的發展歷史；其次，根據TURBO乘積碼的構造原理，探討了構造的方法，交織類型，子碼的選擇及子碼的性能；再次，研究了TURBO乘積碼的概率譯碼，基于外信息的迭代算法，研究了Chase的譯碼算法；最后通過軟件仿真實現了該迭代譯碼算法，得到的結果達到了通信接收的要求。 本文還初步的闡述了TURBO乘積碼硬件實現系統的設計方案。據實際工作中碰到的非標準信號，給出了整體模塊設計圖，及相應模塊的功能和模塊問連接的各種參數。并實現了模態下的同步搜索和去除相位模糊功能。最后根據研究中碰到的各種問題，提出了下一步工作建議和研究方向。
標簽： TURBO FPGA 乘積碼 譯碼算法
上傳時間： 2013-07-02
上傳用戶：ndyyliu
蟲蟲下載站版權所有 京ICP備2021023401號-1
<video id="11111"></video>
