這是用于xilinx virtex-2 pro產品的誤碼儀方案verilog HDL代碼
標簽： verilog xilinx virtex pro
上傳時間： 2014-01-05
上傳用戶：cooran
how to infer ram for fpga altera xilinx
標簽： altera xilinx infer fpga
上傳時間： 2013-12-25
上傳用戶：dongbaobao
How to infer a finite state machine for fpga altera xilinx
標簽： machine finite altera xilinx
上傳時間： 2014-01-10
上傳用戶：鳳臨西北
how to infer a shift register for fpga altera xilinx
標簽： register altera xilinx infer
上傳時間： 2014-01-22
上傳用戶：zl5712176
提出了一個采用(2,1,7)卷積碼+QPSK的中頻調制解調方案,并在Xilinx公司的100萬 門FPGA芯片上實現了該系統。該系統在信噪比SNR為6dB左右時可實現速率超過1Mbit/s、誤碼率 小于10-5的數據傳輸。
標簽： Xilinx QPSK FPGA Mbit
上傳用戶：exxxds
xilinx公司出的FPGA開發板和原理圖
標簽： xilinx FPGA 開發板 原理圖
上傳時間： 2017-04-02
上傳用戶：二驅蚊器
本人根據opencores.org上的cordic算法改寫的可配置位寬的cordic算法，并且在原始的級聯型的基礎上編寫的循環(iterative)型的cordic,可通過generic配置。帶一個不可綜合和可綜合的testbench(for altera)。稍微改動可應用于xilinx fpga
標簽： cordic opencores org 算法
上傳時間： 2017-04-10
上傳用戶：ljt101007
這是一個用于XILINX的CPLD案例，很實用的。
標簽： XILINX CPLD 案例
上傳時間： 2014-01-27
上傳用戶：star_in_rain
xilinx和altera的下載電纜電路圖。 altera_dl.pcb是altera下載電纜的PCB版圖，protel 98格式， 可放在一個并口盒里。已經實踐驗證，保證可用。
標簽： altera altera_dl xilinx PCB
上傳時間： 2014-01-07
上傳用戶：海陸空653
非常不錯的Xilinx FPGA技術的高級教程
標簽： Xilinx FPGA 教程
上傳時間： 2017-04-25
上傳用戶：縹緲
蟲蟲下載站版權所有 京ICP備2021023401號-1
