基于Xilinx Vertex2的可綜合的2048x10位的讀寫(xiě)可控制FIFO模塊源代碼，深度可控
標(biāo)簽： Vertex2 2048x10 Xilinx FIFO
上傳時(shí)間： 2017-01-17
上傳用戶：我們的船長(zhǎng)
基于xilinx ISE環(huán)境開(kāi)發(fā)的VHDL的NAND flash ECC 實(shí)現(xiàn),eccGen256Byte 文件夾為ECC 產(chǎn)生程序，EccErrLoc文件夾為ECC錯(cuò)誤定位程序。
標(biāo)簽： ECC xilinx eccGen flash
上傳時(shí)間： 2014-12-06
上傳用戶：colinal
用于verlilog自動(dòng)產(chǎn)生testbench的腳本 用法：gen_tb <yourfilename>
標(biāo)簽： yourfilename testbench verlilog gen_tb
上傳時(shí)間： 2014-01-23
上傳用戶：541657925
how to write testbench,use vhdl
標(biāo)簽： testbench write vhdl how
上傳時(shí)間： 2017-01-24
上傳用戶：athjac
xilinx提供的verilog_uart源碼,適合做串口的人學(xué)習(xí)
標(biāo)簽： verilog_uart xilinx 源碼 串口
上傳時(shí)間： 2013-12-20
上傳用戶：zl5712176
xilinx BlockRAM 級(jí)聯(lián)，利用Xilinx原語(yǔ)（非IP Core），更大靈活性
標(biāo)簽： BlockRAM xilinx 級(jí)聯(lián)
上傳時(shí)間： 2013-12-17
上傳用戶：zxc23456789
Xilinx Virtex5 SGMII高速串行通信例程。
標(biāo)簽： Virtex5 Xilinx SGMII 高速串行
上傳時(shí)間： 2017-01-28
上傳用戶：thuyenvinh
xilinx 開(kāi)發(fā)板ML506 示例代碼集合。
標(biāo)簽： xilinx 506 ML 開(kāi)發(fā)板
上傳用戶：changeboy
這個(gè)是Xilinx的Chipscope8.1的視頻教程，對(duì)于初學(xué)者非常有用，希望大家能通過(guò)這個(gè)視頻學(xué)習(xí)，多加實(shí)踐，能盡快掌握chipscope的使用以及應(yīng)用。
標(biāo)簽： Chipscope Xilinx 8.1 視頻教程
上傳時(shí)間： 2017-01-30
上傳用戶：hxy200501
介紹了Xilinx最新的EDK9．1i和ISE9．1i等工具的設(shè)計(jì)使用流程
標(biāo)簽： Xilinx EDK9 ISE9 流程
上傳時(shí)間： 2013-12-24
上傳用戶：gonuiln
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
