USB 1.1 PHY的代碼,systemc語言 USB 1.1 PHY的代碼,systemc語言,包括基于systemc語言的Testbench ,和相關的doc文檔
標簽: USB 1.1 PHY 代碼
上傳時間: 2015-07-26
上傳用戶:saharawalker
usb1.1的verilog源代碼。以及其測試仿真文件,現在很難找其測試文件既Testbench
標簽: verilog usb 1.1 源代碼
上傳時間: 2013-12-15
上傳用戶:yuanyuan123
verilog程序,實現兩個16bit數乘法,采用booth算法,基于狀態機實現,分層次為datapath和controller兩個子模塊,Testbench測試通過
標簽: verilog 程序
上傳時間: 2015-08-13
上傳用戶:xinyuzhiqiwuwu
modelsim工程,用verilog實現的HDB3編碼,以及測試程序Testbench
標簽: modelsim 工程
上傳時間: 2014-02-04
上傳用戶:cursor
可以支持連續讀寫的i2cslave源碼,很適合作為master的Testbench來用
標簽: i2cslave 讀寫 源碼
上傳時間: 2014-01-18
上傳用戶:dapangxie
參數化FFT源代碼,點數和位寬可變,內附Testbench和說明文檔
標簽: FFT 參數 源代碼
上傳時間: 2013-12-19
上傳用戶:cjl42111
riscMCU的VHDL實現,內附有modelsim仿真Testbench和文檔說明
標簽: riscMCU VHDL
上傳時間: 2014-12-02
上傳用戶:daoxiang126
8051的verilog實現,內附Testbench,c語言調試程序
標簽: verilog 8051
上傳時間: 2014-01-02
上傳用戶:王楚楚
FIFO的verilog實現,內附Testbench和文檔說明
標簽: verilog FIFO
上傳時間: 2013-12-24
上傳用戶:it男一枚
systemverilog是新出現的一種高級硬件描述和驗證語言,這里給出了一些書和文章還有使用vmm方法開發Testbench的例子
標簽: systemverilog 硬件 驗證語言
上傳時間: 2015-12-14
上傳用戶:waitingfy
蟲蟲下載站版權所有 京ICP備2021023401號-1