成人免费观看a,国产经品一区二区,久久66热re国产

Testbench

Testbench是一種驗證的手段。首先，任何設計都是會有輸入輸出的。但是在軟環境中沒有激勵輸入，也不會對你設計的輸出正確性進行評估。那么此時便有一種，模擬實際環境的輸入激勵和輸出校驗的一種“虛擬平臺”的產生。在這個平臺上你可以對你的設計從軟件層面上進行分析和校驗，這個就是Testbench的含義。

UART Transmitter. VHDL code and its Testbench.

UART Transmitter. VHDL code and its Testbench.

標簽： Transmitter Testbench UART VHDL

上傳時間： 2017-08-30

上傳用戶：cmc_68289287
Shift Register. VHDL code and its Testbench.

Shift Register. VHDL code and its Testbench.

標簽： Testbench Register Shift VHDL

上傳時間： 2013-12-18

上傳用戶：wlcaption
opcore.org "uart16550" 項目的Testbench

opcore.org "uart16550" 項目的Testbench

標簽： Testbench opcore 16550 uart

上傳時間： 2013-12-28

上傳用戶：saharawalker
it is source code of 32 bit register and Testbench for tht register written in verilog.

it is source code of 32 bit register and Testbench for tht register written in verilog.

標簽： register Testbench written verilog

上傳時間： 2014-12-21

上傳用戶：youmo81
7bit顯示的code，simplealu碼和Testbench

7bit顯示的code，simplealu碼和Testbench

標簽： hex7 simplealu

上傳時間： 2016-03-27

上傳用戶：thoven
Testbench書寫

詳細描述了如何去書寫Testbench,搭建仿真環境，驗證平臺

標簽： Testbench

上傳時間： 2016-12-24

上傳用戶：四葉草王坤
使用Matlab和Verilog實現fibonacci序列包括源代碼和Testbench

使用Matlab和Verilog實現fibonacci序列，包括源代碼和Testbench,適合感興趣的學習者學習，可以提高自己的能力，大家可以多交流哈

標簽： matlab verilog

上傳時間： 2022-05-16

上傳用戶：qingfengchizhu
verilog-Testbench教程

該文檔為verilog-Testbench教程總結文檔，是一份不錯的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，，，，，

標簽： verilog

上傳時間： 2022-07-27

上傳用戶：
基于FPGA技術的星載高速復接器設計

隨著空間科學任務的增加,需要處理的空間科學數據量激增,要求建立一個高速的空間數據連接網絡.高速復接器作為空間飛行器星上網絡的關鍵設備,其性能對整個空間數據網絡的性能起著重要影響.該文闡述了利用先入先出存儲器FIFO進行異步速率調整,應用VHDL語言和可編程門陣列FPGA技術,對多個信號源數據進行數據打包、信道選通調度和多路復接的方法.設計中,用VHDL語言對高速復接器進行行為級建模,為了驗證這個模型,首先使用軟件進行仿真,通過編寫Testbench程序模擬FIFO的動作特點,對程序輸入信號進行仿真,在軟件邏輯仿真取得預期結果后,繼續設計硬件電路,設計出的實際電路實現了將來自兩個不同速率的信源數據(1394總線數據和1553B總線數據)復接成一路符合CCSDS協議的位流業務數據.在實驗調試中對FPGA的輸出數據進行檢驗,同時對設計方法進行驗證.驗證結果完全符合設計目標.應用硬件可編程邏輯芯片FPGA設計高速復接器,大幅度提高了數據的復接速率,可應用于未來的星載高速數據系統中,能夠完成在軌系統的數據復接任務.

標簽： FPGA 星載復接器

上傳時間： 2013-07-17

上傳用戶：wfl_yy
基于FPGA的視頻圖像檢測技術

在圖像處理及檢測系統中，實時性要求往往影響著系統處理速度的性能。本文在分析研究視頻檢測技術及方法的基礎上，應用嵌入式系統設計和圖像處理技術，以交通信息視頻檢測系統為研究背景，展開了基于FPGA視頻圖像檢測技術的研究與應用，通過系統仿真驗證了基于FPGA架構的圖像并行處理和檢測系統具有較高的實時處理能力，能夠準確并穩定地檢測出運動目標的信息。可見FPGA對提高視頻檢測及處理的實時性是一個較好的選擇。本文主要研究的內容有： 1．分析研究了視頻圖像檢測技術，針對傳統基于PC構架和DSP處理器的視頻檢測系統的弊端，并從可靠性、穩定性、實時性和開發成本等因素考慮，提出了以FPGA芯片作為中央處理器的嵌入式并行數據處理系統的設計方案。 2．應用模塊化的硬件設計方法，構建了新一代嵌入式視頻檢測系統的硬件平臺。該系統由異步FIFO模塊、圖像空間轉換模塊、SRAM幀存控制模塊、圖像預處理模塊和圖像檢測模塊等組成，較好地解決了圖像采樣存儲、處理和傳輸的問題，并為以后系統功能的擴展奠定了良好的基礎。 3．在深入研究了線性與非線性濾波幾種圖像處理算法，分析比較了各自的優缺點的基礎上，本文提出一種適合于FPGA的快速圖像中值濾波算法，并給出該算法的硬件實現結構圖，應用VHDL硬件描述語言編程、實現，仿真結果表明，快速中值濾波算法的處理速度較傳統算法提高了50％，更有效地降低了系統資源占用率和提高了系統運算速度，增強了檢測系統的實時性能。 4．研究了基于視頻的交通車流量檢測算法，重點討論背景差分法，圖像二值化以及利用直方圖分析方法確定二值化的閾值，并對圖像進行了直方圖均衡處理，提高圖像檢測精度。并結合嵌入式系統處理技術，在FPGA系統上研究設計了這些算法的硬件實現結構，用VHDL語言實現，并對各個模塊及相應算法做出了功能仿真和性能分析。 5．系統仿真與驗證是整個FPGA設計流程中最重要的步驟，針對現有仿真工具用手動設置輸入波形工作量大等弊病，本文提出了一種VHDL測試基準(Testbench)方法解決系統輸入源仿真問題，用TEXTIO程序包設計了MATLAB與FPGA仿真軟件的接口，很好地解決了仿真測試中因測試向量龐大而難以手動輸入的問題。并將系統的仿真結果數據在MATLAB上還原為圖像，方便了系統測試結果的分析與調試。系統測試的結果表明，運動目標的檢測基本符合要求，可以排除行走路人等移動物體(除車輛外)的噪聲干擾，有效地檢測出正確的目標。本文主要研究了基于FPGA片上系統的圖像處理及檢測技術，針對FPGA技術的特點對某些算法提出了改進，并在MATLAB、QuartusⅡ和ModelSim軟件開發平臺上仿真實現，仿真結果達到預期目標。本文的研究對智能化交通監控系統的車流量檢測做了有益探索，對其他場合的圖像高速處理及檢測也具有一定的參考價值。

標簽： FPGA 視頻圖像檢測技術

上傳時間： 2013-07-13

上傳用戶：woshiayin

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

Testbench

UART Transmitter. VHDL code and its Testbench.

Shift Register. VHDL code and its Testbench.

opcore.org "uart16550" 項目的Testbench

it is source code of 32 bit register and Testbench for tht register written in verilog.

7bit顯示的code，simplealu碼和Testbench

Testbench書寫

使用Matlab和Verilog實現fibonacci序列包括源代碼和Testbench

verilog-Testbench教程

基于FPGA技術的星載高速復接器設計

基于FPGA的視頻圖像檢測技術