可編程邏輯器件（PLD）是嵌入式工業(yè)設(shè)計(jì)的關(guān)鍵元器件。在工業(yè)設(shè)計(jì)中，PLD已經(jīng)從提供簡單的膠合邏輯發(fā)展到使用FPGA作為協(xié)處理器。該技術(shù)在通信、電機(jī)控制、I/O模塊以及圖像處理等應(yīng)用中支持 I/O 擴(kuò)展，替代基本的微控制器 （MCU） 或者數(shù)字信號處理器 （DSP）。 隨著系統(tǒng)復(fù)雜度的提高，F(xiàn)PGA還能夠集成整個(gè)芯片系統(tǒng)（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協(xié)處理器還是SoC，Altera FPGA在您的工業(yè)應(yīng)用中都具有以下優(yōu)點(diǎn)： 1. 設(shè)計(jì)集成——使用FPGA作為協(xié)處理器或者SoC，在一個(gè)器件平臺上集成 IP和軟件堆棧，從而降低成本。 2. 可重新編程能力——在一個(gè)公共開發(fā)平臺的一片 FPGA中，使工業(yè)設(shè)計(jì)能夠適應(yīng)協(xié)議、IP以及新硬件功能的發(fā)展變化。 3. 性能調(diào)整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強(qiáng)性能，滿足系統(tǒng)要求。 4. 過時(shí)保護(hù)——較長的 FPGA 產(chǎn)品生命周期，通過 FPGA 新系列的器件移植，延長工業(yè)產(chǎn)品的生命周期，保護(hù)硬件不會過時(shí)。 5. 熟悉的工具——使用熟悉的、功能強(qiáng)大的集成工具，簡化設(shè)計(jì)和軟件開發(fā)、IP集成以及調(diào)試。
標(biāo)簽： FPGA 工業(yè)應(yīng)用
上傳時(shí)間： 2014-12-28
上傳用戶：rnsfing
上傳時(shí)間： 2013-11-22
上傳用戶：wuchunzhong
白皮書：采用低成本FPGA實(shí)現(xiàn)高效的低功耗PCIe接口 了解一個(gè)基于DDR3存儲器控制器的真實(shí)PCI Express® （PCIe®） Gen1x4參考設(shè)計(jì)演示高效的Cyclone V FPGA怎樣降低系統(tǒng)總成本，同時(shí)實(shí)現(xiàn)性能和功耗目標(biāo)。點(diǎn)擊馬上下載！
上傳時(shí)間： 2013-11-16
上傳用戶：huangld
基于ZedBoard和linux的應(yīng)用程序HelloWorld的實(shí)現(xiàn)（完整工程）獲取Zedboard可運(yùn)行的linux Digilent官網(wǎng)給出Zedboard的可運(yùn)行l(wèi)inux設(shè)計(jì)ZedBoard_OOB_Design包，可從http://www.digilentinc.com/Data/Documents/Other/ZedBoard_OOB_Design.zip獲取，下載后解壓，可以看到包的結(jié)構(gòu)和內(nèi)容
標(biāo)簽： HelloWorld ZedBoard linux 應(yīng)用程序
上傳時(shí)間： 2013-11-03
上傳用戶：lvzhr
本設(shè)計(jì)的整體思路是：以XILINX FPGA作為控制中心，通過提取熱釋電紅外傳感器感應(yīng)到的人體紅外線信息，并利用溫度傳感器DS18B20檢測環(huán)境溫度并直接輸出數(shù)字溫度信號給FPGA 進(jìn)行處理，在LED數(shù)碼管上顯示當(dāng)前環(huán)境溫度值以及預(yù)設(shè)溫度值。通過獨(dú)立鍵盤輸入預(yù)設(shè)溫度值，其中預(yù)設(shè)溫度值只能為整數(shù)形式，檢測到的當(dāng)前環(huán)境溫度可精確 到小數(shù)點(diǎn)后一位。同時(shí)采用PWM脈寬調(diào)制方式來改變直流風(fēng)扇電機(jī)的轉(zhuǎn)速。并通過兩個(gè)按鍵改變預(yù)設(shè)溫度值，一個(gè)提高預(yù)設(shè)溫度，另一個(gè)降低預(yù)設(shè)溫度值。系統(tǒng)結(jié) 構(gòu)框圖如下：
上傳時(shí)間： 2013-11-14
上傳用戶：dianxin61
系統(tǒng)實(shí)現(xiàn)計(jì)劃： 1、首先是熟悉NetFPGA平臺，并進(jìn)行平臺搭建，NetFPGA通過計(jì)算機(jī)的PCI接口與上位機(jī)進(jìn)行數(shù)據(jù)交互和系統(tǒng)設(shè)置等工作； 2、根據(jù)NetFPGA的路由器功能對其進(jìn)行硬件代碼的編寫和改進(jìn)； 3、接下來是使用C語言編寫網(wǎng)絡(luò)行為記錄器； 4、設(shè)計(jì)管理系統(tǒng)、Web服務(wù)器、數(shù)據(jù)庫。
標(biāo)簽： Xilinx HDUSec FPGA 網(wǎng)絡(luò)
上傳時(shí)間： 2013-11-08
上傳用戶：xingisme
頻率特征測試儀是用來測量電路傳輸特性和阻抗特性的儀器，簡稱掃頻儀。掃頻信號源是掃頻儀的主要功能部件，作用是產(chǎn)生測量用的正弦掃頻信號，其 掃頻范圍可調(diào)，輸出信號幅度等幅。本設(shè)計(jì)采用DDS（數(shù)字頻率合成技術(shù)）產(chǎn)生掃頻信號，以Xilinx FPGA為控制核心，通過A/D和D/A等接口電路，實(shí)現(xiàn)掃頻信號頻率的步進(jìn)調(diào)整、幅度與相位的測量，創(chuàng)新的使用了計(jì)算機(jī)軟件作為儀器面板來顯示被測網(wǎng)絡(luò) 幅頻特性與相頻特性，并且測試結(jié)果可保存到各種存儲介質(zhì)中。
標(biāo)簽： FPGA PCB 數(shù)字存儲 掃頻儀
上傳時(shí)間： 2013-10-19
上傳用戶：xiaoxiang
手把手教你學(xué)CPLD/FPGA與單片機(jī)聯(lián)合設(shè)計(jì)（前3章） 作者：周興華；出版社： 北京航空航天大學(xué)出版社 內(nèi)容簡介：本書以實(shí)踐（實(shí)驗(yàn)）為主線，以生動短小的實(shí)例為靈魂，穿插介紹了Verilog HDL語言的語法及Altera公司的EPM7128S（或Atmel公司的ATFl508A5）設(shè)計(jì)開發(fā)編程。理論與實(shí)踐緊密結(jié)合，由淺入深、循序漸進(jìn)地引導(dǎo)讀者進(jìn)行學(xué)習(xí)、實(shí)驗(yàn)，這樣讀者學(xué)得進(jìn)、記得牢，不會產(chǎn)生畏難情緒，無形之中就掌握了 CPLD／FPGA的聯(lián)合設(shè)計(jì)。
標(biāo)簽： CPLD FPGA 手把手 單片機(jī)
上傳時(shí)間： 2013-10-20
上傳用戶：xjz632
QuartusII中利用免費(fèi)IP核的設(shè)計(jì) 作者：雷達(dá)室 以設(shè)計(jì)雙端口RAM為例說明。 Step1：打開QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對話框，點(diǎn)擊Next；
上傳時(shí)間： 2014-12-28
上傳用戶：fghygef
系統(tǒng)結(jié)構(gòu)如 圖 1所示 ， 從 系統(tǒng) 結(jié) 構(gòu)圖可 以看 出 ， 系統(tǒng)主要包括視頻信 號輸入模塊 ， 視頻信號處 理模 塊和視頻信號輸出模塊等 3個(gè)部分組成。各個(gè)模塊主要功能為： 視頻輸入模塊 將 采 集 的 多路 視 頻 信 號 轉(zhuǎn) 換成 數(shù) 字 信 號 送 到F P GA； 視頻處理模塊主要有F P GA 完成 ，根據(jù) 需要 對輸入 的數(shù)字視頻信號進(jìn)行處理 ； 視頻輸 出模塊將 F P GA處理后的信號轉(zhuǎn)換成模擬信號輸出到顯示器。
上傳時(shí)間： 2013-11-11
上傳用戶：shawvi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
