為了使設(shè)計(jì)的多輸出組合邏輯電路達(dá)到最簡(jiǎn)，運(yùn)用復(fù)合卡諾圖化簡(jiǎn)多輸出函數(shù)，找出其各項(xiàng)的公共項(xiàng)，得到的表達(dá)式不一定是最簡(jiǎn)的，但是通過(guò)找公共項(xiàng)，使電路中盡量使用共用的邏輯門(mén)，從而減少電路整體的邏輯門(mén)，使電路簡(jiǎn)單。結(jié)果表明，利用復(fù)合卡諾圖化簡(jiǎn)后設(shè)計(jì)出的電路更為簡(jiǎn)單。
標(biāo)簽： 卡諾圖 中的應(yīng)用 輸出 組合邏輯
上傳時(shí)間： 2013-12-23
上傳用戶(hù)：xzt
常用D/A轉(zhuǎn)換器和A/D轉(zhuǎn)換器介紹 下面我們介紹一下其它常用D/A轉(zhuǎn)換器和 A/D 轉(zhuǎn)換器，便于同學(xué)們?cè)O(shè)計(jì)時(shí)使用。 1. DAC0808 圖 1 所示為權(quán)電流型 D/A 轉(zhuǎn)換器 DAC0808 的電路結(jié)構(gòu)框圖。用 DAC0808 這類(lèi)器件構(gòu) 成的 D/A轉(zhuǎn)換器，需要外接運(yùn)算放大器和產(chǎn)生基準(zhǔn)電流用的電阻。DAC0808 構(gòu)成的典型應(yīng)用電路如圖2 所示。
標(biāo)簽： 轉(zhuǎn)換器
上傳時(shí)間： 2014-12-23
上傳用戶(hù)：zhenyushaw
在非相參雷達(dá)測(cè)試系統(tǒng)中，頻率合成技術(shù)是其中的關(guān)鍵技術(shù).針對(duì)雷達(dá)測(cè)試系統(tǒng)的要求，介紹了一種用DDS激勵(lì)PLL的X波段頻率合成器的設(shè)計(jì)方案。文中給出了主要的硬件選擇及具體電路設(shè)計(jì)，通過(guò)對(duì)該頻率合成器的相位噪聲和捕獲時(shí)間的分析，及對(duì)樣機(jī)性能的測(cè)試，結(jié)果表明該X波段頻率合成器帶寬為800 MHz、輸出相位噪聲優(yōu)于-80 dBc/Hz@10 kHz、頻率分辨率達(dá)0.1 MHz， 可滿(mǎn)足雷達(dá)測(cè)試系統(tǒng)系統(tǒng)的要求。測(cè)試表明，該頻率合成器能產(chǎn)生低相噪、高分辨率、高穩(wěn)定度的X波段信號(hào)，具有較好的工程應(yīng)用價(jià)值。
標(biāo)簽： X波段 頻率合成器 設(shè)計(jì)方案
上傳時(shí)間： 2013-10-21
上傳用戶(hù)：pkkkkp
LM393是雙電壓比較器集成電路。中文資料 該電路的特點(diǎn)如下：838電子 工作電源電壓范圍寬，單電源、雙電源均可工作，單電源：2～36V，雙電源:±1～±18V； 消耗電流小，Icc=0.8mA；lm393是什么 輸入失調(diào)電壓小，VIO=±2mV； 共模輸入電壓范圍寬，Vic=0～Vcc-1.5V； 輸出與TTL，DTL，MOS，CMOS 等兼容； 輸出可以用開(kāi)路集電極連接“或”門(mén)；
上傳時(shí)間： 2013-11-14
上傳用戶(hù)：lxm
本書(shū)內(nèi)容包括三大部分：第1 部分從運(yùn)算放大器的基本概念和理論出發(fā)，重點(diǎn)介紹了運(yùn)算放大器的原理與設(shè)計(jì)，以及在各種電子系統(tǒng)中的應(yīng)用，包括視頻應(yīng)用、RF/IF 子系統(tǒng)(乘法器、調(diào)制器和混頻器)等;第2 部分主要介紹了高速采樣和高速ADC 及其應(yīng)用、高速DAC 及其應(yīng)用、以及DDS 系統(tǒng)與接收機(jī)子系統(tǒng)等;第3 部分介紹了有關(guān)高速硬件設(shè)計(jì)技術(shù)，如仿真、建模、原型、布局、去藕與接地，以及EMI 與RFI設(shè)計(jì)考慮等。 書(shū)中內(nèi)容既有完整的理論分析，又有具體的實(shí)際應(yīng)用電路，還包括許多應(yīng)用技巧。特別適合電子電路與系統(tǒng)設(shè)計(jì)工程師、高等院校相關(guān)專(zhuān)業(yè)師生閱讀。
標(biāo)簽： ADI 處理器 高速設(shè)計(jì)
上傳時(shí)間： 2013-11-16
上傳用戶(hù)：qitiand
設(shè)計(jì)了一種用于高速ADC中的高速高增益的全差分CMOS運(yùn)算放大器。主運(yùn)放采用帶開(kāi)關(guān)電容共模反饋的折疊式共源共柵結(jié)構(gòu)，利用增益提高和三支路電流基準(zhǔn)技術(shù)實(shí)現(xiàn)一個(gè)可用于12~14 bit精度，100 MS/s采樣頻率的高速流水線(xiàn)（Pipelined）ADC的運(yùn)放。設(shè)計(jì)基于SMIC 0.25 μm CMOS工藝，在Cadence環(huán)境下對(duì)電路進(jìn)行Spectre仿真。仿真結(jié)果表明，在2.5 V單電源電壓下驅(qū)動(dòng)2 pF負(fù)載時(shí)，運(yùn)放的直流增益可達(dá)到124 dB，單位增益帶寬720 MHz，轉(zhuǎn)換速率高達(dá)885 V/μs，達(dá)到0.1%的穩(wěn)定精度的建立時(shí)間只需4 ns，共模抑制比153 dB。
標(biāo)簽： CMOS 增益提高 運(yùn)算 放大器設(shè)計(jì)
上傳時(shí)間： 2014-12-23
上傳用戶(hù)：jiiszha
Abstract: A perfect voltage reference produces a stable voltage independent of any external factors. Real-world voltagereferences, of course, are subject to errors caused by many external factors. One causeof these major errors istemperature. Without care, it is easy to operate a voltage reference outside its operating temperature range. Thisapplication note describes how references respond to temperature changes, and how self-heating can cause a voltagereference to operate outside its recommended temperature range. Once understood, this knowledge can then be used toavoid making this design error.
標(biāo)簽： 基準(zhǔn)電壓 溫度漂移 應(yīng)用筆記
上傳時(shí)間： 2013-11-08
上傳用戶(hù)：xianglee
數(shù)字水印作為一種防護(hù)技術(shù)，在數(shù)字產(chǎn)品的保護(hù)認(rèn)證方面越發(fā)顯得重要，成為當(dāng)前計(jì)算機(jī)領(lǐng)域研究的熱點(diǎn)問(wèn)題之一。提出了一種在空域采用分塊重復(fù)嵌入水印信息和HVS相結(jié)合的水印技術(shù)。實(shí)驗(yàn)結(jié)果說(shuō)明，分塊技術(shù)在空域的使用提高了水印的嵌入強(qiáng)度和降低計(jì)算復(fù)雜度，該算法在抵抗旋轉(zhuǎn)、裁剪、縮放方面等有較強(qiáng)能力；水印算法與HVS技術(shù)的有效性相結(jié)合，數(shù)字水印具有很好的掩蔽性。
標(biāo)簽： HVS 分塊 數(shù)字水印技術(shù)
上傳時(shí)間： 2013-10-23
上傳用戶(hù)：qwerasdf
The LT®6552 is a specialized dual-differencing 75MHzoperational amplifier ideal for rejecting common modenoise as a video line receiver. The input pairs are designedto operate with equal but opposite large-signal differencesand provide exceptional high frequency commonmode rejection (CMRR of 65dB at 10MHz), therebyforming an extremely versatile gain block structure thatminimizes component count in most situations. The dualinput pairs are free to take on independent common modelevels, while the two voltage differentials are summedinternally to form a net input signal.
上傳時(shí)間： 2014-12-23
上傳用戶(hù)：13691535575
The 14-bit LTC2351-14 is a 1.5Msps, low power SARADC with six simultaneously sampled differential inputchannels. It operates from a single 3V supply and featuressix independent sample-and-hold amplifi ers and a singleADC. The single ADC with multiple S/HAs enables excellentrange match (1mV) between channels and channel-tochannelskew (200ps).
上傳時(shí)間： 2014-12-23
上傳用戶(hù)：天誠(chéng)24
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
