Keil是業(yè)界最好的51單片機開發(fā)工具之一，它擁有流暢的用戶界面與強大的仿真功能。ARM將Keil公司收購之后，正式推出了針對ARM微控制器的開發(fā)工具RVMDK，它將ARM編譯器RVCT與Keil的工程管理、調(diào)試仿真工具集成在一起，是一款非常強大的ARM微控制器開發(fā)工具。2007年5月，ARM正式授權(quán)中國深圳英蓓特公司代理中文版RVMDK的出售事務(wù)。很多嵌入式系統(tǒng)開發(fā)工程師對ARM的老版本開發(fā)工具ADS1.2非常熟悉，而RVMDK與ADS相比較，從外觀、仿真流程以及內(nèi)部二進制編譯鏈接工具上都有了不少改進，用法稍有不同。本主的主旨是介紹通用的流程，以及一些注意事項，幫助ADS1.2用戶將老的，遺留的ADS1.2工程轉(zhuǎn)化成在RVMDK上進行開發(fā)調(diào)試的工程。 ARM新推出的微控制器開發(fā)工具RVMDK與ADS1.2在工具架構(gòu)組成上有一些不同，這些區(qū)別包括：不同版本的ARM編譯器（compiler），不同的調(diào)試器（debugger），不同的仿真器（simulator），以及不同的硬件調(diào)試單元。作為ARM的新一代微控制器開發(fā)工具，RVMDK不但包含ARM的最新版本編譯鏈接工具，即RVDS3.0的編譯鏈接工具，而且根據(jù)微控制器調(diào)試開發(fā)的特點采用了與ADS，RVDS完全不同的調(diào)試、仿真環(huán)境，uVision debugger 與simulator。 RVMDK集成了RVDS3.0的編譯工具RVCT3.0，與ADS1.2相比，除去編譯、連接工具的可執(zhí)行二進制文件不同之外，RVCT3.0的很多編譯連接選項與ADS編譯器也有不同。
上傳時間： 2013-11-01
上傳用戶：1051290259
PK51是為8051系列單片機所設(shè)計的開發(fā)工具，支持所有8051系列衍生產(chǎn)品，，支持帶擴展存儲器和擴展指令集（例如Dallas390/5240/400,Philips 51MX,Analog Devices MicroConverters）的新設(shè)備,以及支持很多公司的一流的設(shè)備和IP內(nèi)核,比如Analog Devices, Atmel, Cypress Semiconductor, Dallas Semiconductor, Goal, Hynix, Infineon, Intel, NXP(founded by Philips), OKI, Silicon Labs,SMSC, STMicroeleectronics,Synopsis, TDK, Temic, Texas Instruments,Winbond等。通過PK51專業(yè)級開發(fā)工具，可以輕松地了解8051的On-chip peripherals與及其它關(guān)鍵特性。
上傳時間： 2013-10-09
上傳用戶：1109003457
薄膜晶體管液晶顯示器（TFT-LCD）具有重量輕、平板化、低功耗、無輻射、顯示品質(zhì)優(yōu)良等特點，其應(yīng)用領(lǐng)域正在逐步擴大，已經(jīng)從音像制品、筆記本電腦等顯示器發(fā)展到臺式計算機、工程工作站（EWS）用監(jiān)視器。對液晶顯示器的要求也正在向高分辨率、高彩色化發(fā)展。 由于CRT顯示器和液晶屏具有不同的顯示特性，兩者的顯示信號參數(shù)也不同，因此在計算機（或MCU）和液晶屏之間設(shè)計液晶顯示器的驅(qū)動電路是必需的，其主要功能是通過調(diào)制輸出到LCD電極上的電位信號、峰值、頻率等參數(shù)來建立交流驅(qū)動電場。 本文實現(xiàn)了將VGA接口信號轉(zhuǎn)換到模擬液晶屏上顯示的驅(qū)動電路，采用ADI公司的高性能DSP芯片ADSP-21160來實現(xiàn)驅(qū)動電路的主要功能。
上傳時間： 2013-10-30
上傳用戶：hongmo
存儲器技術(shù).doc 計算機的主存儲器（Main Memory），又稱為內(nèi)部存儲器，簡稱為內(nèi)存。內(nèi)存實質(zhì)上是一組或多組具備數(shù)據(jù)輸入輸出和數(shù)據(jù)存儲功能的集成電路。內(nèi)存的主要作用是用來存放計算機系統(tǒng)執(zhí)行時所需要的數(shù)據(jù)，存放各種輸入、輸出數(shù)據(jù)和中間計算結(jié)果，以及與外部存儲器交換信息時作為緩沖用。由于CPU只能直接處理內(nèi)存中的數(shù)據(jù) ，所以內(nèi)存是計算機系統(tǒng)中不可缺少的部件。內(nèi)存的品質(zhì)直接關(guān)系到計算機系統(tǒng)的速度、穩(wěn)定性和兼容性。 4.1 存儲器類型計算機內(nèi)部存儲器有兩種類型，一種稱為只讀存儲器ROM（Read Only Memiry），另一種稱為隨機存儲器RAM（Random Access Memiry）。 4.1.1 只讀存儲器只讀存儲器ROM主要用于存放計算機固化的控制程序，如主板的BIOS程序、顯卡BIOS控制程序、硬盤控制程序等。ROM的典型特點是：一旦將數(shù)據(jù)寫入ROM中后，即使在斷電的情況下也能夠永久的保存數(shù)據(jù)。從使用上講，一般用戶能從ROM中讀取數(shù)據(jù)，而不能改寫其中的數(shù)據(jù)。但現(xiàn)在為了做一日和尚撞一天鐘于軟件或硬件程序升級，普通用戶使用所謂的閃存（Flash Memiry）也可以有條件地改變ROM中的數(shù)據(jù)。有關(guān)只讀存儲器ROM的內(nèi)容將在第11章中介紹，本章主要介紹隨機存儲器。4.1.2 隨機存取存儲器隨機存取存儲器RAM的最大特點是計算機可以隨時改變RAM中的數(shù)據(jù)，并且一旦斷電，TAM中數(shù)據(jù)就會立即丟失，也就是說，RAM中的數(shù)據(jù)在斷電后是不能保留的。從用于制造隨機存取存儲器的材料上看，RAM又可分為靜態(tài)隨機存儲器SRAM（Static RAM）和動態(tài)隨機存儲器DRAM（Dymamic RAM）兩種。1. 動態(tài)隨機存儲器在DRAM中數(shù)據(jù)是以電荷的形式存儲在電容上的，充電后電容上的電壓被認為是邏輯上的“1”，而放電后的電容上的電壓被認為是邏輯上的“0”認。為了減少存儲器的引腳數(shù)，就反存儲器芯片的每個基本單元按行、列矩陣形式連接起來，使每個存儲單元位于行、列的交叉點。這樣每個存儲單元的地址做一日和尚撞一天鐘可以用位數(shù)較少的行地址和列地址兩個部分表示，在對每個單元進行讀寫操作時，就可以采用分行、列尋址方式寫入或讀出相應(yīng)的數(shù)據(jù)，如圖4－1所示。 由于電容充電后，電容會緩慢放電，電容 上的電荷會逐漸
標簽： 存儲器
上傳時間： 2014-01-10
上傳用戶：18752787361
介紹幾種常用的仿真器的設(shè)計方案，通過比較分析各自原理的優(yōu)缺點，結(jié)合硬件性能，設(shè)計了基于ZWFcore的指令集仿真器ZWISS。通過對其CPU、多級存儲單元、陷阱、內(nèi)存管理單元（MMU）、存儲保護系統(tǒng)（MPS）以及物理內(nèi)存屬性（PMA）的仿真，較完善地完成對ZWFcore的仿真。為DSP硬件評估、DSP算法實現(xiàn)提供了良好的軟件模擬平臺。
上傳時間： 2013-10-09
上傳用戶：exxxds
為滿足對直流無刷伺服機構(gòu)的數(shù)字化控制，介紹了一種數(shù)字無刷直流電機伺服控制系統(tǒng)，以TMS320F2812型DSP為控制核心，包括中央處理電路，驅(qū)動電路，反饋電路等實現(xiàn)對直流無刷電機伺服系統(tǒng)的控制。該系統(tǒng)原理簡單，易于實現(xiàn)，抗干擾能力強且控制精度高，控制效率好，已在某型伺服控制系統(tǒng)中廣泛應(yīng)用。
標簽： DSP 數(shù)字 伺服機構(gòu) 控制系統(tǒng)設(shè)計
上傳時間： 2013-11-14
上傳用戶：王慶才
CMD 它是用來分配rom和ram空間用的,告訴鏈接程序怎樣計算地址和分配空間。不同的芯片就有不同大小的rom和ram.放用戶程序的地方也不盡相同。所以要根據(jù)芯片進行修改.分兩部分.MEMORY和SECTIONS。MEMORY{ PAGE 0 .......... PAGE 1.........} SECTIONS{SECTIONS{.vectors ..................reset ................................. }
上傳時間： 2013-10-19
上傳用戶：thuyenvinh
現(xiàn)實世界中有很多問題，它的機理較簡單，用靜態(tài),線性或邏輯的方法即可建立模型，使用初等的數(shù)學(xué)方法，即可求解，我們稱之為初等數(shù)學(xué)模型。本章主要介紹有關(guān)自然數(shù)，比例關(guān)系，狀態(tài)轉(zhuǎn)移，及量剛分析等建模例子，這些問題的巧妙的分析處理方法，可使讀者達到舉一反三，開拓思路，提高分析, 解決實際問題的能力。 在人們的生產(chǎn)實踐中，經(jīng)常會遇到如何利用現(xiàn)有資源來安排生產(chǎn)，以取得最大經(jīng)濟效益的問題。此類問題構(gòu)成了運籌學(xué)的一個重要分支—數(shù)學(xué)規(guī)劃，而線性規(guī)劃(Linear Programming 簡記LP)則是數(shù)學(xué)規(guī)劃的一個重要分支。自從1947年G. B. Dantzig 提出求解線性規(guī)劃的單純形方法以來，線性規(guī)劃在理論上趨向成熟，在實用中日益廣泛與深入。特別是在計算機能處理成千上萬個約束條件和決策變量的線性規(guī)劃問題之后，線性規(guī)劃的適用領(lǐng)域更為廣泛了，已成為現(xiàn)代管理中經(jīng)常采用的基本方法之一。 如果目標函數(shù)或約束條件中包含非線性函數(shù)，就稱這種規(guī)劃問題為非線性規(guī)劃問題。一般說來，解非線性規(guī)劃要比解線性規(guī)劃問題困難得多。而且，也不象線性規(guī)劃有單純形法這一通用方法，非線性規(guī)劃目前還沒有適于各種問題的一般算法，各個方法都有自己特定的適用范圍。 下面通過實例歸納出非線性規(guī)劃數(shù)學(xué)模型的一般形式，介紹有關(guān)非線性規(guī)劃的基本概念。
標簽： matlab 數(shù)學(xué)建模 教程 編程
上傳時間： 2013-10-19
上傳用戶：lunshaomo
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構(gòu)
上傳時間： 2013-11-13
上傳用戶：瓦力瓦力hong
頻譜分析儀的主要工作原理 接收到的中頻模擬信號經(jīng)過A/D轉(zhuǎn)換為14位的數(shù)字信 號，首先對數(shù)字信號進行數(shù)字下變頻（DDC），得到I路、Q路信號，然后根據(jù)控制信號對I路、Q路信號進行抽取濾波，使用CIC抽取濾波器完成，然后在分 別對I路、Q路信號分別進行低通濾波，濾波器采用FIR濾波器和半帶濾波器相結(jié)合的方式，然后對信號進行加窗、FFT（對頻譜進行分析時進行FFT運算， 對功率譜進行分析時不進行FFT運算）、I路和Q路平方求和、求平均。最后將輸出的數(shù)據(jù)送入到DSP中進行顯示與控制的后續(xù)處理。
上傳時間： 2013-10-19
上傳用戶：幾何公差
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
