實現動態顯示效果的方法和以上幾種基本類似，這里以滾動顯示為例作一說明。對于需要滾動的文字，可以將其設置為位圖格式，暫存于內存中，然后利用VC 提供的位圖拷貝函數BitBlt將位圖復制到顯示位置。對于特殊字符或圖形，則可以直接利用BitBlt函數調用到顯示位置。然后在類CLEDDlg的 OnTimer函數中調用該函數，以實現文字的滾動顯示。另外，也可以通過設定不同的響應時間間隔來改變文字的滾動速度。 程序清單： ORG 00H LOOP: MOV A,#0FFH ；開機初始化，清除畫面 MOV P0,A ；清除P0口 ANL P2,#00 ；清除P2口 MOV R2,#200 D100MS: MOV R3,#250 ；延時100毫秒 DJNZ R3,$ DJNZ R2,D100MS MOV 20H,#00H ；取碼指針的初值 l100: MOV R1,#100 ；每個字的停留時間 L16: MOV R6,#16 ；每個字16個碼
上傳時間： 2013-11-06
上傳用戶：zl520l
Keil是業界最好的51單片機開發工具之一，它擁有流暢的用戶界面與強大的仿真功能。ARM將Keil公司收購之后，正式推出了針對ARM微控制器的開發工具RVMDK，它將ARM編譯器RVCT與Keil的工程管理、調試仿真工具集成在一起，是一款非常強大的ARM微控制器開發工具。2007年5月，ARM正式授權中國深圳英蓓特公司代理中文版RVMDK的出售事務。很多嵌入式系統開發工程師對ARM的老版本開發工具ADS1.2非常熟悉，而RVMDK與ADS相比較，從外觀、仿真流程以及內部二進制編譯鏈接工具上都有了不少改進，用法稍有不同。本主的主旨是介紹通用的流程，以及一些注意事項，幫助ADS1.2用戶將老的，遺留的ADS1.2工程轉化成在RVMDK上進行開發調試的工程。 ARM新推出的微控制器開發工具RVMDK與ADS1.2在工具架構組成上有一些不同，這些區別包括：不同版本的ARM編譯器（compiler），不同的調試器（debugger），不同的仿真器（simulator），以及不同的硬件調試單元。作為ARM的新一代微控制器開發工具，RVMDK不但包含ARM的最新版本編譯鏈接工具，即RVDS3.0的編譯鏈接工具，而且根據微控制器調試開發的特點采用了與ADS，RVDS完全不同的調試、仿真環境，uVision debugger 與simulator。 RVMDK集成了RVDS3.0的編譯工具RVCT3.0，與ADS1.2相比，除去編譯、連接工具的可執行二進制文件不同之外，RVCT3.0的很多編譯連接選項與ADS編譯器也有不同。
上傳時間： 2013-11-01
上傳用戶：1051290259
PK51是為8051系列單片機所設計的開發工具，支持所有8051系列衍生產品，，支持帶擴展存儲器和擴展指令集（例如Dallas390/5240/400,Philips 51MX,Analog Devices MicroConverters）的新設備,以及支持很多公司的一流的設備和IP內核,比如Analog Devices, Atmel, Cypress Semiconductor, Dallas Semiconductor, Goal, Hynix, Infineon, Intel, NXP(founded by Philips), OKI, Silicon Labs,SMSC, STMicroeleectronics,Synopsis, TDK, Temic, Texas Instruments,Winbond等。通過PK51專業級開發工具，可以輕松地了解8051的On-chip peripherals與及其它關鍵特性。
上傳時間： 2013-10-09
上傳用戶：1109003457
薄膜晶體管液晶顯示器（TFT-LCD）具有重量輕、平板化、低功耗、無輻射、顯示品質優良等特點，其應用領域正在逐步擴大，已經從音像制品、筆記本電腦等顯示器發展到臺式計算機、工程工作站（EWS）用監視器。對液晶顯示器的要求也正在向高分辨率、高彩色化發展。 由于CRT顯示器和液晶屏具有不同的顯示特性，兩者的顯示信號參數也不同，因此在計算機（或MCU）和液晶屏之間設計液晶顯示器的驅動電路是必需的，其主要功能是通過調制輸出到LCD電極上的電位信號、峰值、頻率等參數來建立交流驅動電場。 本文實現了將VGA接口信號轉換到模擬液晶屏上顯示的驅動電路，采用ADI公司的高性能DSP芯片ADSP-21160來實現驅動電路的主要功能。
上傳時間： 2013-10-30
上傳用戶：hongmo
存儲器技術.doc 計算機的主存儲器（Main Memory），又稱為內部存儲器，簡稱為內存。內存實質上是一組或多組具備數據輸入輸出和數據存儲功能的集成電路。內存的主要作用是用來存放計算機系統執行時所需要的數據，存放各種輸入、輸出數據和中間計算結果，以及與外部存儲器交換信息時作為緩沖用。由于CPU只能直接處理內存中的數據 ，所以內存是計算機系統中不可缺少的部件。內存的品質直接關系到計算機系統的速度、穩定性和兼容性。 4.1 存儲器類型計算機內部存儲器有兩種類型，一種稱為只讀存儲器ROM（Read Only Memiry），另一種稱為隨機存儲器RAM（Random Access Memiry）。 4.1.1 只讀存儲器只讀存儲器ROM主要用于存放計算機固化的控制程序，如主板的BIOS程序、顯卡BIOS控制程序、硬盤控制程序等。ROM的典型特點是：一旦將數據寫入ROM中后，即使在斷電的情況下也能夠永久的保存數據。從使用上講，一般用戶能從ROM中讀取數據，而不能改寫其中的數據。但現在為了做一日和尚撞一天鐘于軟件或硬件程序升級，普通用戶使用所謂的閃存（Flash Memiry）也可以有條件地改變ROM中的數據。有關只讀存儲器ROM的內容將在第11章中介紹，本章主要介紹隨機存儲器。4.1.2 隨機存取存儲器隨機存取存儲器RAM的最大特點是計算機可以隨時改變RAM中的數據，并且一旦斷電，TAM中數據就會立即丟失，也就是說，RAM中的數據在斷電后是不能保留的。從用于制造隨機存取存儲器的材料上看，RAM又可分為靜態隨機存儲器SRAM（Static RAM）和動態隨機存儲器DRAM（Dymamic RAM）兩種。1. 動態隨機存儲器在DRAM中數據是以電荷的形式存儲在電容上的，充電后電容上的電壓被認為是邏輯上的“1”，而放電后的電容上的電壓被認為是邏輯上的“0”認。為了減少存儲器的引腳數，就反存儲器芯片的每個基本單元按行、列矩陣形式連接起來，使每個存儲單元位于行、列的交叉點。這樣每個存儲單元的地址做一日和尚撞一天鐘可以用位數較少的行地址和列地址兩個部分表示，在對每個單元進行讀寫操作時，就可以采用分行、列尋址方式寫入或讀出相應的數據，如圖4－1所示?！ ∮捎陔娙莩潆姾螅娙輹徛烹姡娙荨∩系碾姾蓵饾u
標簽： 存儲器
上傳時間： 2014-01-10
上傳用戶：18752787361
介紹幾種常用的仿真器的設計方案，通過比較分析各自原理的優缺點，結合硬件性能，設計了基于ZWFcore的指令集仿真器ZWISS。通過對其CPU、多級存儲單元、陷阱、內存管理單元（MMU）、存儲保護系統（MPS）以及物理內存屬性（PMA）的仿真，較完善地完成對ZWFcore的仿真。為DSP硬件評估、DSP算法實現提供了良好的軟件模擬平臺。
上傳時間： 2013-10-09
上傳用戶：exxxds
為滿足對直流無刷伺服機構的數字化控制，介紹了一種數字無刷直流電機伺服控制系統，以TMS320F2812型DSP為控制核心，包括中央處理電路，驅動電路，反饋電路等實現對直流無刷電機伺服系統的控制。該系統原理簡單，易于實現，抗干擾能力強且控制精度高，控制效率好，已在某型伺服控制系統中廣泛應用。
上傳時間： 2013-11-14
上傳用戶：王慶才
CMD 它是用來分配rom和ram空間用的,告訴鏈接程序怎樣計算地址和分配空間。不同的芯片就有不同大小的rom和ram.放用戶程序的地方也不盡相同。所以要根據芯片進行修改.分兩部分.MEMORY和SECTIONS。MEMORY{ PAGE 0 .......... PAGE 1.........} SECTIONS{SECTIONS{.vectors ..................reset ................................. }
上傳時間： 2013-10-19
上傳用戶：thuyenvinh
現實世界中有很多問題，它的機理較簡單，用靜態,線性或邏輯的方法即可建立模型，使用初等的數學方法，即可求解，我們稱之為初等數學模型。本章主要介紹有關自然數，比例關系，狀態轉移，及量剛分析等建模例子，這些問題的巧妙的分析處理方法，可使讀者達到舉一反三，開拓思路，提高分析, 解決實際問題的能力。 在人們的生產實踐中，經常會遇到如何利用現有資源來安排生產，以取得最大經濟效益的問題。此類問題構成了運籌學的一個重要分支—數學規劃，而線性規劃(Linear Programming 簡記LP)則是數學規劃的一個重要分支。自從1947年G. B. Dantzig 提出求解線性規劃的單純形方法以來，線性規劃在理論上趨向成熟，在實用中日益廣泛與深入。特別是在計算機能處理成千上萬個約束條件和決策變量的線性規劃問題之后，線性規劃的適用領域更為廣泛了，已成為現代管理中經常采用的基本方法之一。 如果目標函數或約束條件中包含非線性函數，就稱這種規劃問題為非線性規劃問題。一般說來，解非線性規劃要比解線性規劃問題困難得多。而且，也不象線性規劃有單純形法這一通用方法，非線性規劃目前還沒有適于各種問題的一般算法，各個方法都有自己特定的適用范圍。 下面通過實例歸納出非線性規劃數學模型的一般形式，介紹有關非線性規劃的基本概念。
上傳時間： 2013-10-19
上傳用戶：lunshaomo
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-13
上傳用戶：瓦力瓦力hong
