The MAX3243E device consists of three line drivers, five line receivers, and a dual charge-pump circuit with±15-kV ESD (HBM and IEC61000-4-2, Air-Gap Discharge) and ±8-kV ESD (IEC61000-4-2, Contact Discharge)protection on serial-port connection pins. The device meets the requirements of TIA/EIA-232-F and provides theelectrical interface between an asynchronous communication controller and the serial-port connector. Thiscombination of drivers and receivers matches that needed for the typical serial port used in an IBM PC/AT, orcompatible. The charge pump and four small external capacitors allow operation from a single 3-V to 5.5-Vsupply. In addition, the device includes an always-active noninverting output (ROUT2B), which allowsapplications using the ring indicator to transmit data while the device is powered down. The device operates atdata signaling rates up to 250 kbit/s and a maximum of 30-V/ms driver output slew rate.
標(biāo)簽： MULTICHANNEL 5.5 TO RS
上傳時(shí)間： 2013-10-19
上傳用戶：ddddddd
SPMC75F2413A在三相交流感應(yīng)電機(jī)的開(kāi)環(huán)V/F控制的應(yīng)用:系統(tǒng)輸入電源電壓為AC110V/AC220V，經(jīng)全波整流后供系統(tǒng)使用。系統(tǒng)使用Sunplus公司的SPMC75F2413A產(chǎn)生AC三相異步電機(jī)的VVVF控制所需的SPWM信號(hào),并完成系統(tǒng)控制。使用三菱公司的智能功率模塊PS21865實(shí)現(xiàn)電機(jī)的功率驅(qū)動(dòng)。在AC220V輸入時(shí)，系統(tǒng)最大能驅(qū)動(dòng)1.5KW的負(fù)載。系統(tǒng)的變頻區(qū)間為2Hz~200Hz。
標(biāo)簽： 2413A F2413 SPMC 2413
上傳時(shí)間： 2013-11-06
上傳用戶：924484786
本文主要介紹Cyclone V FPGA的一個(gè)很明顯的特性，也可以說(shuō)是一個(gè)很大的優(yōu)勢(shì)，即：采用低功耗28nm FPGA減少總系統(tǒng)成本
上傳時(shí)間： 2013-10-26
上傳用戶：huxiao341000
Arria V系列 FPGA芯片基本描述 （1）28nm FPGA，在成本、功耗和性能上達(dá)到均衡； （2）包括低功耗6G和10G串行收發(fā)器； （3）總功耗比6G Arria II FPGA低40%； （4）豐富的硬核IP模塊，提高了集成度 （5）目前市場(chǎng)上支持10.3125Gbps收發(fā)器技術(shù)、功耗最低的中端FPGA。
上傳時(shí)間： 2013-10-26
上傳用戶：wsq921779565
本文是基于Arria V和Cyclone V精度可調(diào)DSP模塊的高性能DSP應(yīng)用與實(shí)現(xiàn)（英文資料）
標(biāo)簽： DSP Cyclone Arria 精度可調(diào)
上傳時(shí)間： 2014-12-28
上傳用戶：CHINA526
Cyclone V FPGA功耗優(yōu)勢(shì)：采用低功耗28nm FPGA活的最低系統(tǒng)功耗（英文資料）
標(biāo)簽： Cyclone Altera FPGA 28
上傳時(shí)間： 2013-11-23
上傳用戶：lijinchuan
本白皮書(shū)介紹 Stratix V FPGA 是怎樣幫助用戶提高帶寬同時(shí)保持其成本和功耗預(yù)算不變。在工藝方法基礎(chǔ)上，Altera 利用 FPGA 創(chuàng)新技術(shù)超越了摩爾定律，滿足更大的帶寬要求，以及成本和功耗預(yù)算。Altera Stratix ® V FPGA 通過(guò) 28-Gbps 高功效收發(fā)器突破了帶寬限制，支持用戶使用嵌入式 HardCopy ®模塊將更多的設(shè)計(jì)集成到單片F(xiàn)PGA中，部分重新配置功能還提高了靈活性。
標(biāo)簽： Stratix FPGA 28 創(chuàng)新技術(shù)
上傳時(shí)間： 2013-10-30
上傳用戶：luke5347
本資料是關(guān)于Altera公司 Stratix V GX FPGA開(kāi)發(fā)板電路圖的資料。資料包括開(kāi)發(fā)板原理圖、PCB圖。
標(biāo)簽： Stratix Altera FPGA GX
上傳時(shí)間： 2014-01-22
上傳用戶：18707733937
教你如何把UCos-ii_在STM32上的移植
上傳時(shí)間： 2013-10-22
上傳用戶：sz_hjbf
從零開(kāi)始移植ucos-II_最有用
上傳時(shí)間： 2013-11-25
上傳用戶：瓦力瓦力hong
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
