亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

USB轉(zhuǎn)UART的驅(qū)動(dòng)

  • 一個視頻采集驅動程序的源代碼

    一個視頻采集驅動程序的源代碼,是ddk中wdm下的ksd結構,和上層的directshow相配合,目前市面上的電視卡,usb電視盒以及通用的視頻采集設備,采用的都是這種程序結構

    標簽: 視頻采集 源代碼 驅動程序

    上傳時間: 2013-12-26

    上傳用戶:qiaoyue

  • 根據輸入的階數

    根據輸入的階數,來輸出n階的幻方矩陣,限于n<1000的情況

    標簽: 輸入

    上傳時間: 2016-05-23

    上傳用戶:waizhang

  • USB體系功能與結構

    USB體系功能與結構,詳細介紹了USB系統的架構及各部分的功能,寫的很仔細,對開發usb系統具有很高的學習價值。

    標簽: USB

    上傳時間: 2016-06-01

    上傳用戶:talenthn

  • 友善之臂QQ2440開發板的測試代碼

    友善之臂QQ2440開發板的測試代碼,在ADS1.2環境下使用,包括:按鍵、led、串口、網絡、usb、flash等設備的硬件檢測。

    標簽: 2440 QQ 開發板 測試代碼

    上傳時間: 2013-12-14

    上傳用戶:xcy122677

  • 做PCB板圖的規范

    做PCB板圖的規范,有華為的經驗總結,EMC設計方法以及一些NB人對布局布線的經驗總結,都是很實用的東東,不過要想完全掌握那些N人的經驗,可是需要很好的功底哦!

    標簽: PCB

    上傳時間: 2014-03-11

    上傳用戶:zhangliming420

  • 給定一個自然數n

    給定一個自然數n,由n開始可以依次產生半數集set(n)中的數如下。 (1) n∈set(n); (2) 在n的左邊加上一個自然數,但該自然數不能超過最近添加的數的一半; (3) 按此規則進行處理,直到不能再添加自然數為止。 例如,set(6)={6,16,26,126,36,136}。半數集set(6)中有6個元素。

    標簽:

    上傳時間: 2014-01-17

    上傳用戶:rishian

  • 假定只能在一臺機器上處理n個作業

    假定只能在一臺機器上處理n個作業 ,每個作業 有一個處理時間 ,利潤 和截止時間 。機器一次只能處理一個作業,作業 必須不間斷地運行 個連續時間單位。如果作業 在它的截止時間 之前完成,則得利潤 ,但如果作業在截止時間之后完成,則得利潤為0。假設所有處理時間為 之間的整數,最大利潤作業調度問題要求確定個n作業的一個子集,使得該子集中作業調度所獲得的利潤最大。

    標簽: 機器

    上傳時間: 2013-12-05

    上傳用戶:wlcaption

  • 假定只能在一臺機器上處理n個作業

    假定只能在一臺機器上處理n個作業 ,每個作業 有一個處理時間 ,利潤 和截止時間 。機器一次只能處理一個作業,作業 必須不間斷地運行 個連續時間單位。如果作業 在它的截止時間 之前完成,則得利潤 ,但如果作業在截止時間之后完成,則得利潤為0。假設所有處理時間為 之間的整數,最大利潤作業調度問題要求確定個n作業的一個子集,使得該子集中作業調度所獲得的利潤最大。

    標簽: 機器

    上傳時間: 2013-12-27

    上傳用戶:ZJX5201314

  • USB 2.0協議規范完整說明文檔

    USB 2.0協議規范完整說明文檔,英文版的 做USB驅動開發很好的資料

    標簽: USB 2.0 協議 文檔

    上傳時間: 2016-07-12

    上傳用戶:eclipse

  • EDA實驗--UART串口實驗:UART 主要有由數據總線接口、控制邏輯、波特率發生器、發送部分和接收部分等組成。UART 發送器 --- 發送器每隔16 個CLK16 時鐘周期輸出1 位

    EDA實驗--UART串口實驗:UART 主要有由數據總線接口、控制邏輯、波特率發生器、發送部分和接收部分等組成。UART 發送器 --- 發送器每隔16 個CLK16 時鐘周期輸出1 位,次序遵循1位起始位、8位數據位(假定數據位為8位)、1位校驗位(可選)、1位停止位。 UART 接收器 --- 串行數據幀和接收時鐘是異步的,發送來的數據由邏輯1 變為邏輯0 可以視為一個數據幀的開始。接收器先要捕捉起始位,確定rxd 輸入由1 到0,邏輯0 要8 個CLK16 時鐘周期,才是正常的起始位,然后在每隔16 個CLK16 時鐘周期采樣接收數據,移位輸入接收移位寄存器rsr,最后輸出數據dout。還要輸出一個數據接收標志信號標志數據接收完。 波特率發生器 --- UART 的接收和發送是按照相同的波特率進行收發的。波特率發生器產生的時鐘頻率不是波特率時鐘頻率,而是波特率時鐘頻率的16 倍,目的是為在接收時進行精確地采樣,以提出異步的串行數據。 --- 根據給定的晶振時鐘和要求的波特率算出波特率分頻數。

    標簽: UART EDA CLK 實驗

    上傳時間: 2014-01-25

    上傳用戶:xsnjzljj

主站蜘蛛池模板: 黄大仙区| 车致| 江山市| 沈阳市| 房山区| 陕西省| 汾阳市| 阆中市| 布拖县| 乌拉特后旗| 井冈山市| 大冶市| 眉山市| 宝清县| 密云县| 民权县| 太白县| 莲花县| 阳春市| 吉林市| 舞阳县| 菏泽市| 木里| 巴彦淖尔市| 安达市| 江源县| 东兴市| 宁陕县| 江口县| 涿州市| 神池县| 康乐县| 望江县| 抚宁县| 文昌市| 平潭县| 九龙县| 正定县| 连城县| 彭山县| 綦江县|