結(jié)合XILINXCPLD所做的模擬RS232通信verilog源程序
結(jié)合XILINXCPLD所做的模擬RS232通信verilog源程序...
VCS-verilog技術(shù)資料
?? 資源總數(shù)：3092
?? 技術(shù)文檔：1
?? 源代碼：19934
VCS-VERILOG是業(yè)界領(lǐng)先的硬件驗(yàn)證工具，專為復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)提供高效、精確的仿真解決方案。它支持SystemVerilog等高級(jí)驗(yàn)證語言，廣泛應(yīng)用于ASIC、FPGA及SoC的設(shè)計(jì)驗(yàn)證中，幫助工程師快速定位并修復(fù)設(shè)計(jì)缺陷。通過使用VCS-VERILOG，您可以顯著提高項(xiàng)目開發(fā)效率與產(chǎn)品質(zhì)量。本頁面匯集了3092份精選資源，包括教程、案例分析和技術(shù)文檔，無論您是初學(xué)者還是資深開發(fā)者，都...
?? VCS-verilog熱門資料
查看全部3092個(gè)資源 ?能綜合的YCrCb2RGB模塊（verilog)_采用3級(jí)流水線,用fpga做小數(shù)運(yùn)算
能綜合的YCrCb2RGB模塊（verilog)_采用3級(jí)流水線,用fpga做小數(shù)運(yùn)算，還有就是流水線技術(shù)...
我用過的verilog hdl寫的SDRAM core源程序,經(jīng)過測試應(yīng)用
我用過的verilog hdl寫的SDRAM core源程序,經(jīng)過測試應(yīng)用...
This free cpu-ip! use verilog
This free cpu-ip! use verilog...
基于FPGA的16點(diǎn)FFT快速傅立葉變換的Verilog源代碼。
基于FPGA的16點(diǎn)FFT快速傅立葉變換的Verilog源代碼。...
?? VCS-verilog技術(shù)文檔
查看更多 ??? VCS-verilog源代碼
查看更多 ??? VCS-verilog資料分類