精通VERILOG HDL語言編程源碼之2--常用乘法器設(shè)計(jì)
標(biāo)簽： verilog HDL 語言編程 源碼
上傳時(shí)間： 2014-11-28
上傳用戶：趙云興
精通VERILOG HDL語言編程源碼之3--伽羅華域乘法器設(shè)計(jì)
上傳時(shí)間： 2013-12-18
上傳用戶：youke111
精通VERILOG HDL語言編程源碼之4--常用除法器設(shè)計(jì)
上傳時(shí)間： 2013-12-24
上傳用戶：hanli8870
精通VERILOG HDL語言編程源碼之5--CIC積分梳狀濾波器設(shè)計(jì)
標(biāo)簽： verilog HDL CIC 語言編程
上傳時(shí)間： 2016-11-22
上傳用戶：520
精通VERILOG HDL語言編程源碼之6--CORDIC數(shù)字計(jì)算機(jī)的設(shè)計(jì)
標(biāo)簽： verilog CORDIC HDL 語言編程
上傳用戶：稀世之寶039
精通VERILOG HDL語言編程源碼之7——偽隨機(jī)序列應(yīng)用設(shè)計(jì)
上傳用戶：sz_hjbf
精通VERILOG HDL語言編程源碼之8——異步FIFO設(shè)計(jì)
標(biāo)簽： verilog FIFO HDL 語言編程
上傳時(shí)間： 2013-12-16
上傳用戶：龍飛艇
精通VERILOG HDL語言編程源碼9——RS(204,188)譯碼器的設(shè)計(jì)
標(biāo)簽： verilog HDL 204 188
上傳時(shí)間： 2013-12-20
上傳用戶：獨(dú)孤求源
VERILOG HDL源碼，顯示器段數(shù)碼管數(shù)字累加，測(cè)試通過
標(biāo)簽： Verilog HDL 源碼
上傳時(shí)間： 2016-11-23
上傳用戶：Breathe0125
VERILOG HDL下的4 位數(shù)字頻率計(jì)控制模塊源代碼
標(biāo)簽： Verilog HDL 數(shù)字頻率計(jì) 控制模塊
上傳時(shí)間： 2016-11-25
上傳用戶：ainimao
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
