亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

VERILOG

VERILOGHDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VERILOGHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]

  • VERILOG可綜合與不可綜合語句概述

    關(guān)于VERILOG中的可綜合語句和不可綜合語句的匯總介紹

    標(biāo)簽： VERILOG

    上傳時間： 2013-11-27

    上傳用戶：squershop

  • VERILOG經(jīng)典教程

    VERILOG經(jīng)典教程

    標(biāo)簽： VERILOG 教程

    上傳時間： 2013-10-31

    上傳用戶：waitingfy

  • 宇聞著VERILOG數(shù)字系統(tǒng)設(shè)計教程word版

    宇聞著VERILOG數(shù)字系統(tǒng)設(shè)計教程word版

    標(biāo)簽： VERILOG word 數(shù)字系統(tǒng) 設(shè)計教程

    上傳時間： 2013-11-03

    上傳用戶：zhang_yi

  • 宇聞著VERILOG數(shù)字系統(tǒng)設(shè)計教程word版

    宇聞著VERILOG數(shù)字系統(tǒng)設(shè)計教程word版

    標(biāo)簽： VERILOG word 數(shù)字系統(tǒng) 設(shè)計教程

    上傳時間： 2013-10-11

    上傳用戶：angle

  • 《VERILOG HDL程序設(shè)計與應(yīng)用》

    《VERILOG HDL程序設(shè)計與實踐》系統(tǒng)講解了VERILOG HDL的基本語法和高級應(yīng)用技巧，對于每個知識點都按照開門見山、自頂向下的方式來組織內(nèi)容，在介紹相關(guān)知識點之前，先告訴讀者其出現(xiàn)的背景、本質(zhì)特征以及應(yīng)用場景，讓讀者不僅掌握基本語法，還能夠獲得深層次理解。從結(jié)構(gòu)上講，《VERILOG HDL程序設(shè)計與實踐》以VERILOG HDL的各方面開發(fā)為主線，遵照硬件應(yīng)用系統(tǒng)開發(fā)的基本步驟和思路進(jìn)行詳細(xì)講解，并穿插介紹ISE開發(fā)工具的操作技巧與注意事項，具備很強(qiáng)的可讀性、指導(dǎo)性和實用性。

    標(biāo)簽： VERILOG HDL 程序設(shè)計

    上傳時間： 2013-11-21

    上傳用戶：silenthink

  • 夏宇聞VERILOG經(jīng)典教程

    夏宇聞VERILOG經(jīng)典教程

    標(biāo)簽： VERILOG 教程

    上傳時間： 2013-10-21

    上傳用戶：zhangyi99104144

  • XAPP143-利用VERILOG來創(chuàng)建CPLD設(shè)計

    This Application Note covers the basics of how to use VERILOG as applied to ComplexProgrammable Logic Devices. Various combinational logic circuit examples, such asmultiplexers, decoders, encoders, comparators and adders are provided. Synchronous logiccircuit examples, such as counters and state machines are also provided.

    標(biāo)簽： VERILOG XAPP CPLD 143

    上傳時間： 2013-11-11

    上傳用戶：y13567890

  • VERILOG編碼中的非阻塞性賦值

      One of the most misunderstood constructs in the VERILOG language is the nonblockingassignment. Even very experienced VERILOG designers do not fully understand how nonblockingassignments are scheduled in an IEEE compliant VERILOG simulator and do not understand whenand why nonblocking assignments should be used. This paper details how VERILOG blocking andnonblocking assignments are scheduled, gives important coding guidelines to infer correctsynthesizable logic and details coding styles to avoid VERILOG simulation race conditions

    標(biāo)簽： VERILOG 編碼 非阻塞性賦值

    上傳時間： 2013-11-01

    上傳用戶：xzt

  • VERILOG Coding Style for Efficient Digital Design

      In this paper, we discuss efficient coding and design styles using VERILOG. This can beimmensely helpful for any digital designer initiating designs. Here, we address different problems rangingfrom RTL-Gate Level simulation mismatch to race conditions in writing behavioral models. All theseproblems are accompanied by an example to have a better idea, and these can be taken care off if thesecoding guidelines are followed. Discussion of all the techniques is beyond the scope of this paper, however,here we try to cover a few of them.

    標(biāo)簽： Efficient VERILOG Digital Coding

    上傳時間： 2013-11-23

    上傳用戶：我干你啊

  • VHDL,VERILOG,System VERILOG比較

      本文簡單討論并總結(jié)了VHDL、VERILOG，System VERILOG 這三中語言的各自特點和區(qū)別As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular design. Many designers and organizationsare contemplating whether they shouldswitch from one HDL to another.

    標(biāo)簽： VERILOG VERILOG System VHDL

    上傳時間： 2014-03-03

    上傳用戶：zhtzht

主站蜘蛛池模板： 蚌埠市| 汉沽区| 新乡县| 南岸区| 当涂县| 仙桃市| 梁平县| 平阴县| 定襄县| 丹凤县| 北安市| 凤台县| 烟台市| 彭泽县| 汨罗市| 黄陵县| 东乡| 墨玉县| 神农架林区| 仁怀市| 益阳市| 城步| 静海县| 宁武县| 内黄县| 白玉县| 萍乡市| 娄烦县| 汉沽区| 喀喇沁旗| 江油市| 乐陵市| 汝城县| 湖北省| 灵石县| 铜山县| 景宁| 黄浦区| 抚顺县| 右玉县| 临江市|