相 關 資 源

• XAPP143-利用Verilog來創建CPLD設計免費下載

  資源簡介：This Application Note covers the basics of how to use Verilog as applied to ComplexProgrammable Logic Devices. Various combinational logic circuit examples, such asmultiplexers, decoders, encoders, comparators and adders are provided. Synch...

  標簽： Verilog XAPP CPLD 143

  上傳時間： 2013-11-11

  上傳用戶：y13567890

• 針對多DSP 共享總線的通用信號處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設計, 分析了通用WDM總線驅動程序的開發。采用Verilog HDL 用CPLD 設計控制時序實現了DS免費下載

  資源簡介：針對多DSP 共享總線的通用信號處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設計, 分析了通用WDM總線驅動程序的開發。采用Verilog HDL 用CPLD 設計控制時序實現了DSP 和 CPCI 總線橋接器PCI9054 之間的普通傳輸和高速DMA 傳輸。驅動程序采用DriverWorks ...

  標簽： Verilog 9054 CPCI CPLD

  上傳時間： 2013-12-24

  上傳用戶：tedo811

• 利用Verilog語言進行FIFO設計免費下載

  資源簡介：利用Verilog語言進行FIFO設計，在FPGA中實現32X8FIFO功能

  標簽： Verilog FIFO 語言

  上傳時間： 2017-03-16

  上傳用戶：569342831

• 利用單片機來實現16C5X模擬串行口通訊的設計免費下載

  資源簡介：利用單片機來實現16C5X模擬串行口通訊的設計

  標簽： 16C5X 用單片機 模擬 串行口

  上傳時間： 2014-09-12

  上傳用戶：yimoney

• 此代碼是我們在單片機來控制CPLD記數,然后讀出并轉換數據,精度很高,在我們學校的電子設計大賽上還獲的了二等獎免費下載

  資源簡介：此代碼是我們在單片機來控制CPLD記數,然后讀出并轉換數據,精度很高,在我們學校的電子設計大賽上還獲的了二等獎

  標簽： CPLD 代碼 單片機 控制

  上傳時間： 2015-11-10

  上傳用戶：weiwolkt

• VC++與MATLAB混合編程及其應用 摘 要 本文詳述了在VC++6.0編譯環境下如何利用Matlab來實現應用系統的設計和分析免費下載

  資源簡介：VC++與MATLAB混合編程及其應用 摘 要 本文詳述了在VC++6.0編譯環境下如何利用Matlab來實現應用系統的設計和分析，介紹了通過Matlab與VC應用程序連接的常用方法，分析了VC與Matlab的混合編程的步驟，最后通過一個具體實例的實現過程對上述方法進行了應用性介...

  標簽： MATLAB Matlab VC 6.0

  上傳時間： 2015-11-26

  上傳用戶：hakim

• 介紹了在嵌入式Linux操作系統下嵌入式GUI的圖形抽象層GAL的地位及其設計思路,研究了GUI的設計邏輯,著重闡述了如何在中低端設備上利用FrameBuffer來為上一層提供更加通用的圖形接口。主要免費下載

  資源簡介：介紹了在嵌入式Linux操作系統下嵌入式GUI的圖形抽象層GAL的地位及其設計思路,研究了GUI的設計邏輯,著重闡述了如何在中低端設備上利用FrameBuffer來為上一層提供更加通用的圖形接口。主要在色彩轉換、利用FrameBuffer進行矩形繪制、內存映像空間的操作以及窗口...

  標簽： FrameBuffer GUI Linux GAL

  上傳時間： 2013-12-25

  上傳用戶：jackgao

• 利用Verilog實現單片機的反向設計。編程環境為modelsim6.0免費下載

  資源簡介：利用Verilog實現單片機的反向設計。編程環境為modelsim6.0

  標簽： modelsim Verilog 6.0 單片機

  上傳時間： 2016-01-11

  上傳用戶：yzhl1988

• 利用VB的圖片框實現屏幕的滾動如可以用來創建一些動畫圖形等。其實對于上面的問題我們也可 以利用圖片框來巧妙地解決。免費下載

  資源簡介：利用VB的圖片框實現屏幕的滾動如可以用來創建一些動畫圖形等。其實對于上面的問題我們也可 以利用圖片框來巧妙地解決。

  標簽： 屏幕 動畫 圖形

  上傳時間： 2014-01-06

  上傳用戶：watch100

• 數字計算機的設計coric,利用 Verilog實現,格式為.v格式.詳細見文件注釋免費下載

  資源簡介：數字計算機的設計coric,利用 Verilog實現,格式為.v格式.詳細見文件注釋

  標簽： Verilog coric 數字 計算機

  上傳時間： 2013-12-20

  上傳用戶：dongqiangqiang

• 遞增方式在4位數碼管上向上計數顯示從0000-0001->0002……..9999….0000….0001…. -- 利用CPLD設計了一個4位十進制計數器免費下載

  資源簡介：遞增方式在4位數碼管上向上計數顯示從0000-0001->0002……..9999….0000….0001…. -- 利用CPLD設計了一個4位十進制計數器，并用數碼管顯示當前計數值

  標簽： 0000 0001 0002 9999

  上傳時間： 2013-12-16

  上傳用戶：ardager

• 利用計數器來實現三角波的程序設計任務免費下載

  資源簡介：利用計數器來實現三角波的程序設計任務，用于信號發生器

  標簽： 計數器 三角波 程序設計

  上傳時間： 2017-01-19

  上傳用戶：klin3139

• 文中首先介紹了Windows NT文件系統過濾驅動程序工作原理和開發方法, 以及在設計 過程中遇到的諸如動態附著文件系統等關鍵問題的解決方法, 之后著重闡述了如何利用它來實 現文件訪問控制、文件訪免費下載

  資源簡介：文中首先介紹了Windows NT文件系統過濾驅動程序工作原理和開發方法, 以及在設計 過程中遇到的諸如動態附著文件系統等關鍵問題的解決方法, 之后著重闡述了如何利用它來實 現文件訪問控制、文件訪問事件的事后審計、文件的動態加密, 和文件的鏡像備份等信息安...

  標簽： Windows 文件系統 工作原理 動態

  上傳時間： 2014-01-16

  上傳用戶：xfbs821

• 設計一個圖形用戶界面,利用下表的數據,設計窗體界面來演示數據插值,在窗體界面上分別演示線性插值和三樣條插值在每分鐘內每隔的秒數,鋼軌每隔米不同長度處.這兩個參數由用戶輸入,繪制改變插方法,和改變參數后免費下載

  資源簡介：設計一個圖形用戶界面,利用下表的數據,設計窗體界面來演示數據插值,在窗體界面上分別演示線性插值和三樣條插值在每分鐘內每隔的秒數,鋼軌每隔米不同長度處.這兩個參數由用戶輸入,繪制改變插方法,和改變參數后的圖形輸出.并用”選項”菜單控制:網格開關,圖例開...

  標簽： 分 參數 數據 插值

  上傳時間： 2017-06-25

  上傳用戶：愛死愛死

• 利用XC9572-TQFP100(Xilinx CPLD)制作的多功能CPLD/FPGA的ISP下載線源代碼及線路圖。可用來燒錄Xilinx,Lattice,Altera等廠家的CPLD/FPGA.免費下載

  資源簡介：利用XC9572-TQFP100(Xilinx CPLD)制作的多功能CPLD/FPGA的ISP下載線源代碼及線路圖。可用來燒錄Xilinx,Lattice,Altera等廠家的CPLD/FPGA.

  標簽： CPLD Xilinx FPGA Lattice

  上傳時間： 2017-07-16

  上傳用戶：anng

• 次代碼利用Verilog HDL來描述的免費下載

  資源簡介：次代碼利用Verilog HDL來描述的，可以實現2倍頻功能，只是頻率有一點誤差。

  標簽： Verilog HDL 代碼

  上傳時間： 2014-01-11

  上傳用戶：維子哥哥

• 利用單片機來實現語音數據采集的硬件系統設計免費下載

  資源簡介：利用單片機來實現語音數據采集的硬件系統設計

  標簽： 用單片機 數據采集 語音 硬件

  上傳時間： 2014-11-26

  上傳用戶：zhangliming420

• 基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規模可編程邏輯器件(FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序免費下載

  資源簡介：基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規模可編程邏輯器件(FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序

  標簽： FPGA CPLD VHDL EDA

  上傳時間： 2013-11-25

  上傳用戶：ruan2570406

• 利用Verilog設計的16位CPU的設計案例免費下載

  資源簡介：利用Verilog設計的16位CPU的設計案例，適合感興趣的學習者學習，可以提高自己的能力，大家可以多交流哈

  標簽： Verilog cpu

  上傳時間： 2022-05-16

  上傳用戶：得之我幸78

• FPGA／CPLD設計工具——Xilinx-ISE使用詳解-378頁-71.7M.rar免費下載

  資源簡介：本書以FPGA/CPLD設計流程為主線，闡述了如何合理地利用ISE設計平臺集成的各種設計工具，高效地完成FPGA/CPLD的設計方法與技巧。全書在介紹FPGA/CPLD概念和設計流程的基礎上，依次論述了工程管理與設計輸入、仿真、綜合、約束、實現與布局布線、配置調試等主要...

  標簽： Xilinx-ISE FPGA CPLD 71.7

  上傳時間： 2013-06-24

  上傳用戶：gut1234567

• 基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計免費下載

  資源簡介：基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規模可編程邏輯器件(FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序

  標簽： FPGA VHDL 數字頻率計 硬件描述語言

  上傳時間： 2013-08-06

  上傳用戶：taozhihua1314

• 利用FPGA來實現一個簡單的醫療呼叫系統免費下載

  資源簡介：利用FPGA來實現一個簡單的醫療呼叫系統，使用語言Verilog

  標簽： FPGA 呼叫系統

  上傳時間： 2013-08-06

  上傳用戶：kytqcool

• FPGA/CPLD設計指導準則免費下載

  資源簡介：FPGA/CPLD設計指導準則。如基本設計原則，設計思想，基本操作技巧，常用模塊。有意識地利用這些原則方法指導工作學習，可以取得事倍功半的效果。

  標簽： FPGA CPLD 設計指導 準則

  上傳時間： 2013-08-26

  上傳用戶：

• FPGA/CPLD設計指導準則。如基本設計原則免費下載

  資源簡介：FPGA/CPLD設計指導準則。如基本設計原則，設計思想，基本操作技巧，常用模塊。有意識地利用這些原則方法指導工作學習，可以取得事倍功半的效果。

  標簽： FPGA CPLD 設計指導 準則

  上傳時間： 2014-01-08

  上傳用戶：qlpqlq

• 利用Verilog語言免費下載

  資源簡介：利用Verilog語言，設計分頻器，很不錯的參考資料

  標簽： Verilog 語言

  上傳時間： 2013-12-03

  上傳用戶：685

• 利用Verilog語言免費下載

  資源簡介：利用Verilog語言，從上至下層次管理的設計思想；Verilog HDL的行為描述和結構描述,實現8位頻率計，4個0檢測修正電路的原理說明

  標簽： Verilog 語言

  上傳時間： 2016-12-29

  上傳用戶：caozhizhi

• 利用FPGA來實現一個簡單的醫療呼叫系統免費下載

  資源簡介：利用FPGA來實現一個簡單的醫療呼叫系統，使用語言Verilog

  標簽： FPGA 呼叫系統

  上傳時間： 2014-01-04

  上傳用戶：Zxcvbnm

• Altera FPGA CPLD設計 基礎篇 高清書簽版免費下載

  資源簡介：Altera FPGA CPLD設計 基礎篇 高清書簽版

  標簽： Altera FPGA CPLD

  上傳時間： 2013-05-30

  上傳用戶：eeworm

• Altera FPGA CPLD設計 高級篇 高清書簽版免費下載

  資源簡介：Altera FPGA CPLD設計 高級篇 高清書簽版

  標簽： Altera FPGA CPLD

  上傳時間： 2013-07-09

  上傳用戶：eeworm

• Altera FPGA CPLD設計 基礎篇 高清書簽版免費下載

  資源簡介：Altera FPGA CPLD設計 基礎篇 高清書簽版

  標簽： Altera FPGA CPLD

  上傳時間： 2013-07-14

  上傳用戶：eeworm