VERILOG語言寫的SPI接口,全同步設計,低門數,可以很容易應用到嵌入設計方案中.
標簽： VERILOG SPI 語言 接口
上傳時間： 2014-11-21
上傳用戶：1101055045
一個非常簡單的cpu設計的原代碼,是用VERILOG編寫的
標簽： VERILOG cpu 代碼 編寫
上傳時間： 2014-12-08
上傳用戶：siguazgb
VERILOG設計進階，提供大量的設計事例供參考學習
標簽： VERILOG 進階
上傳時間： 2014-01-26
上傳用戶：xjz632
用VERILOG編寫的pci——rtl級。
標簽： VERILOG pci rtl 編寫
上傳時間： 2015-06-06
上傳用戶：亞亞娟娟123
1024點８位FFT的VERILOG語言實現
標簽： VERILOG 1024 FFT 語言
上傳時間： 2015-06-09
上傳用戶：ztj182002
完整的I2C slave model以及spec詳附在內,適合想利用VERILOG開發此類傳輸的人參考
標簽： VERILOG slave model spec
上傳時間： 2015-06-10
上傳用戶：s363994250
完整的jpeg encoder VERILOG code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路
標簽： convolution transection circular encoder
上傳時間： 2014-01-20
上傳用戶：waizhang
是關于dct的VERILOG HDL源代碼和測試程序
標簽： VERILOG dct HDL 源代碼
上傳時間： 2014-06-15
上傳用戶：四只眼
MODELSIM 環境下的VERILOG 源代碼，實現全加器功能
標簽： MODELSIM VERILOG 環境 源代碼
上傳用戶：sardinescn
一個用VERILOG編寫的模擬交通燈控制的源代碼。模擬在十字路口的雙向交通燈。
標簽： VERILOG 編寫 模擬交通燈 控制
上傳時間： 2014-01-21
上傳用戶：ljmwh2000
蟲蟲下載站版權所有 京ICP備2021023401號-1
