日韩精品中文字幕一区,24小时免费看片在线观看,国产精品一区二区a

VERILOG

VERILOGHDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VERILOGHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]

這個是用VERILOG做的一個8位功能很弱的CPU

這個是用VERILOG做的一個8位功能很弱的CPU

標(biāo)簽： VERILOG CPU 8位

上傳時間： 2014-11-23

上傳用戶：wangchong
UART VERILOG hdl 實(shí)現(xiàn)

UART VERILOG hdl 實(shí)現(xiàn)

標(biāo)簽： VERILOG UART hdl

上傳時間： 2014-01-11

上傳用戶：PresidentHuang
FIR濾波器的VERILOG實(shí)現(xiàn)

FIR濾波器的VERILOG實(shí)現(xiàn)，實(shí)現(xiàn)6級流水線的程序設(shè)計。

標(biāo)簽： VERILOG FIR 濾波器

上傳時間： 2015-06-02

上傳用戶：sjyy1001
VERILOG shi 實(shí)現(xiàn)的加法器（8位）適用于初學(xué)asic

VERILOG shi 實(shí)現(xiàn)的加法器（8位）適用于初學(xué)asic

標(biāo)簽： VERILOG asic shi 8位

上傳時間： 2015-06-02

上傳用戶：一諾88
VERILOG 語言綜合實(shí)踐入門, 適合初學(xué)者很好的

VERILOG 語言綜合實(shí)踐入門, 適合初學(xué)者很好的

標(biāo)簽： VERILOG 語言實(shí)踐初學(xué)者

上傳時間： 2014-01-14

上傳用戶：從此走出陰霾
VERILOG 編程有測試文檔基于查表結(jié)構(gòu)實(shí)現(xiàn) 離散余弦變換dct 來源：opencores

VERILOG 編程有測試文檔基于查表結(jié)構(gòu)實(shí)現(xiàn) 離散余弦變換dct 來源：opencores

標(biāo)簽： opencores VERILOG dct 編程

上傳時間： 2013-12-09

上傳用戶：aig85
用VERILOG 描述的嫡編碼(entropy coding) 應(yīng)用于圖像壓縮編碼有測試文檔

用VERILOG 描述的嫡編碼(entropy coding) 應(yīng)用于圖像壓縮編碼有測試文檔

標(biāo)簽： VERILOG entropy coding 編碼

上傳時間： 2015-06-03

上傳用戶：電子世界
用VERILOG 編寫應(yīng)用于圖像壓縮編碼中使用行程長度編碼(run lengthencoding,RLE)對交流系數(shù)(Aa)進(jìn)行編碼。

用VERILOG 編寫應(yīng)用于圖像壓縮編碼中使用行程長度編碼(run lengthencoding,RLE)對交流系數(shù)(Aa)進(jìn)行編碼。

標(biāo)簽： lengthencoding VERILOG 編碼 run

上傳時間： 2013-12-28

上傳用戶：sunjet
用VERILOG 描寫應(yīng)用于數(shù)字圖像壓縮系統(tǒng)--jpeg 有測試文檔

用VERILOG 描寫應(yīng)用于數(shù)字圖像壓縮系統(tǒng)--jpeg 有測試文檔

標(biāo)簽： VERILOG jpeg 應(yīng)用于壓縮系統(tǒng)

上傳時間： 2014-01-13

上傳用戶：zhangliming420
一個關(guān)于DES算法的VERILOG語言實(shí)現(xiàn),包括了各個實(shí)現(xiàn)模塊以及測試模塊

一個關(guān)于DES算法的VERILOG語言實(shí)現(xiàn),包括了各個實(shí)現(xiàn)模塊以及測試模塊

標(biāo)簽： VERILOG DES 算法模塊

上傳時間： 2014-01-23

上傳用戶：璇珠官人

主站蜘蛛池模板：巴马| 连城县| 永福县| 玉林市| 白银市| 本溪市| 黄陵县| 新泰市| 马龙县| 五常市| 满城县| 上饶市| 冷水江市| 陕西省| 合肥市| 积石山| 大同市| 武功县| 贡嘎县| 哈尔滨市| 双辽市| 东乡族自治县| 永济市| 沂源县| 梁山县| 错那县| 麦盖提县| 习水县| 久治县| 兴国县| 仪陇县| 高台县| 旬阳县| 板桥市| 沂水县| 东至县| 临城县| 马边| 呼图壁县| 栖霞市| 诸暨市|

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

VERILOG

這個是用VERILOG做的一個8位功能很弱的CPU

UART VERILOG hdl 實(shí)現(xiàn)

FIR濾波器的VERILOG實(shí)現(xiàn)

VERILOG shi 實(shí)現(xiàn)的加法器（8位）適用于初學(xué)asic

VERILOG 語言綜合實(shí)踐入門, 適合初學(xué)者很好的

VERILOG 編程有測試文檔基于查表結(jié)構(gòu)實(shí)現(xiàn) 離散余弦變換dct 來源：opencores

用VERILOG 描述的嫡編碼(entropy coding) 應(yīng)用于圖像壓縮編碼有測試文檔

用VERILOG 編寫應(yīng)用于圖像壓縮編碼中使用行程長度編碼(run lengthencoding,RLE)對交流系數(shù)(Aa)進(jìn)行編碼。

用VERILOG 描寫應(yīng)用于數(shù)字圖像壓縮系統(tǒng)--jpeg 有測試文檔

一個關(guān)于DES算法的VERILOG語言實(shí)現(xiàn),包括了各個實(shí)現(xiàn)模塊以及測試模塊