這是Actel 的FPGA的譯碼器的VHDL源代碼。
標簽： Actel FPGA VHDL 譯碼器
上傳時間： 2013-08-10
上傳用戶：大灰狼123456
工程中使用的一段資源管理vhdl程序,有簡單的分頻代碼等，希望能給你幫助
標簽： vhdl 工程 分頻 代碼
上傳用戶：sxdtlqqjl
FPGAcpld結構分析 pga的EDA設計方法 fpga中的微程序設計 復雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應用和實現數字邏 一種使用fpga設計的DRAM控制器 用cpld器件實現24位同步計數器的設計
標簽： FPGAcpld fpga EDA 結構分析
上傳用戶：yph853211
通過VHDL語言進行數字信號處理的FIR操作，可以很好的實現濾波功能，有很好的作用，
標簽： VHDL FIR 語言 數字信號處理
上傳時間： 2013-08-11
上傳用戶：gundan
FPGA，vhdl語言的學習資料；\r\nFPGA的簡單設計\r\ndds的設計
標簽： FPGA vhdl 語言
上傳用戶：lili123
利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點
標簽： CPLD VHDL 數字邏輯 器件
上傳用戶：hn891122
FPGA串口界面調試程序,用VHDL語言實現
標簽： FPGA VHDL 串口 調試
上傳用戶：362279997
介紹了應用VHDL技術設計嵌入式全數字鎖相環路的方法，詳細敘述了其工作原理和設計思想，并用可編程邏輯器件FPGA實現。
標簽： VHDL 嵌入式 全數字 鎖相環路
上傳用戶：yare
CPLD VHDL 數碼管程序 流水燈程序 時鐘程序CPLD VHDL 數碼管程序 流水燈程序 時鐘程序
標簽： CPLD VHDL 數碼管 程序
上傳用戶：huang111
基于CPLD和VHDL的電子密碼鎖設計，畢業論文的PDF格式，可以參考一下
標簽： CPLD VHDL 電子密碼鎖
上傳用戶：qoovoop
蟲蟲下載站版權所有 京ICP備2021023401號-1
