一個用VHDL語言編寫的全加器，是數字電路EDA設計的一個例子，可能不太特別，但是應該可以用一下的。
標簽： VHDL 語言 編寫 全加器
上傳時間： 2014-10-29
上傳用戶：ayfeixiao
用VHDL結構描述設計一全減器，全減器可由兩個半減器和一個或門組成。
標簽： VHDL 減
上傳時間： 2013-12-22
上傳用戶：思琦琦
vhdl編寫的智力搶答器程序，比較簡單，僅供參考
標簽： vhdl 編寫 搶答器 程序
上傳時間： 2015-08-15
上傳用戶：zhuyibin
1.AD0809轉換器的vhdl實現 2.用狀態機來實現不同狀態的動態切換，思路明晰簡單實現。 3.內含注釋，易于修改和理解 4.對數碼管的動態掃描,顯示
標簽： 0809 vhdl 狀態 AD
上傳時間： 2014-01-06
上傳用戶：123456wh
非整數分頻器 分頻系數為無限不循環小數 vhdl
標簽： vhdl 整數 分頻器 分頻
上傳時間： 2015-08-17
上傳用戶：cccole0605
基于VHDL的串行異步通信電路的設計 包括串行發送器，異步接收器，以及控制器 vhdl
標簽： VHDL 串行 異步通信 發送器
上傳時間： 2013-12-10
上傳用戶：牛布牛
VHDL設計——16位A/D轉換器的設計
標簽： VHDL 轉換器
上傳時間： 2013-12-04
上傳用戶：JasonC
VHDL設計——16位D/A轉換器的設計
上傳時間： 2015-08-19
上傳用戶：dyctj
這是用VHDL 語言編寫的參數可以直接設置的2n倍時鐘分頻器，在運用時，不需要閱讀VHDL源代碼，只需要把clk_div2n.vhd加入當前工程便可以直接調用clk_div2n.bsf。
標簽： VHDL 語言 編寫 參數
上傳時間： 2015-08-23
上傳用戶：xinyuzhiqiwuwu
用VHDL設計了一種2DPSK信號產生器，測試和實際應用表明其性能穩定可靠。
標簽： 2DPSK VHDL 信號產生器
上傳用戶：水中浮云
蟲蟲下載站版權所有 京ICP備2021023401號-1
