全加器的VHDL程序實現及仿真
標簽： VHDL 全加器 仿真 程序
上傳時間： 2014-01-13
上傳用戶：hoperingcong
16位并行相關器的VHDL程序
標簽： VHDL 并行 程序
上傳時間： 2015-03-02
上傳用戶：er1219
RS232數據發送器,適合于VHDL的初學者參考
標簽： VHDL 232 RS 數據
上傳用戶：yepeng139
用vhdl實現雙向移位寄存器 仿真環境MAXPLUS-II，QUARTUS-
標簽： MAXPLUS-II vhdl 移位寄存器 仿真環境
上傳時間： 2015-04-03
上傳用戶：wab1981
基于fpga和xinlinx ise的音樂播放器vhdl程序，希望對你有所幫助！
標簽： xinlinx fpga vhdl ise
上傳時間： 2013-12-27
上傳用戶：D&L37
通過對用硬件描述語言VHDL表示的某個專用部件（如中斷控制器、差錯控制碼編碼/譯碼器，此為譯碼器）的代碼分析，構建它的邏輯結構，加深對相關部件設計技術的理解。 試驗平臺：MaxPlusII
標簽： VHDL 硬件描述語言 中斷控制器 差錯控制
上傳時間： 2015-04-08
上傳用戶：lps11188
用vhdl的4x4的數據選擇器，在maxplusII下編譯、仿真通過。是構成大型數字電路的重要部件。適合vhdl初學者分析學習。
標簽： vhdl 4x4 數據選擇器
上傳時間： 2015-04-13
上傳用戶：banyou
8位大小比較器的VHDL源代碼，Magnitude Comparator VHDL description of a 4-bit magnitude comparator with expansion inputs
標簽： VHDL 8位 比較器 源代碼
上傳時間： 2015-04-15
上傳用戶：guanliya
三種方法編寫多路選擇器的VHDL源代碼 分別使用if else ,select ,when 語句
標簽： select VHDL else when
上傳時間： 2013-12-24
上傳用戶：lingzhichao
大學vhdl語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數字鐘，數碼顯示，74ls138，8，4位計數器，d，rs觸發器，加法器，交通燈等，此原碼基于長江大學可編程器件實驗箱,如要運行在其他平臺上需要重新定義管腳
標簽： max-plus vhdl 大學 加法器
上傳時間： 2013-12-23
上傳用戶：qiaoyue
蟲蟲下載站版權所有 京ICP備2021023401號-1
