DDR控制器的VHDL源代碼.采用FPGA實(shí)現(xiàn)DDR接口控制器,適用于Altera的FPGA,最高頻率可到100M
標(biāo)簽： FPGA DDR Altera 100M
上傳時(shí)間： 2014-12-02
上傳用戶：bcjtao
VHDL小程序（本人的一些小成績哦，希望對(duì)大家有幫助）
標(biāo)簽： VHDL 程序
上傳時(shí)間： 2013-12-06
上傳用戶：bibirnovis
VHDL語言應(yīng)用實(shí)例,計(jì)數(shù)器的設(shè)計(jì),用GENERATE語句實(shí)現(xiàn)
標(biāo)簽： GENERATE VHDL 語言 應(yīng)用實(shí)例
上傳時(shí)間： 2015-04-05
上傳用戶：cjl42111
VHDL幾個(gè)設(shè)計(jì)實(shí)例,用WHEN ELSE 語句實(shí)現(xiàn)條件賦值等
標(biāo)簽： VHDL ELSE WHEN 設(shè)計(jì)實(shí)例
上傳時(shí)間： 2014-01-18
上傳用戶：fandeshun
步進(jìn)電機(jī)控制器,控制電機(jī)的VHDL源程序
標(biāo)簽： VHDL 步進(jìn)電機(jī) 控制器 控制
上傳時(shí)間： 2013-12-10
上傳用戶：時(shí)代電子小智
用VHDL實(shí)現(xiàn)的鍵盤掃描程序 可以稍微修改就可使用
標(biāo)簽： VHDL 鍵盤掃描程序 修改
上傳用戶：zhaoq123
程序主要是用硬件描述語言（VHDL）實(shí)現(xiàn)： 4*4鍵盤掃描，簡潔明了，通俗易懂，比較適合VHDL初學(xué)者
標(biāo)簽： VHDL 程序 硬件描述語言 鍵盤掃描
上傳時(shí)間： 2014-01-15
上傳用戶：tianjinfan
程序主要用硬件描述語言（VHDL）實(shí)現(xiàn)： 單片機(jī)與FPGA接口通信的問題
標(biāo)簽： VHDL FPGA 程序 硬件描述語言
上傳時(shí)間： 2015-04-06
上傳用戶：libinxny
程序用VHDL實(shí)現(xiàn)： 利用一秒定時(shí)測(cè)量頻率 并且顯示，范圍0~
標(biāo)簽： VHDL 程序 定時(shí) 測(cè)量
上傳用戶：sxdtlqqjl
程序用VHDL實(shí)現(xiàn)： 頻率合成，DDS 主要調(diào)用LPM
標(biāo)簽： VHDL 程序 頻率合成
上傳用戶：電子世界
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
