程序用VHDL實(shí)現(xiàn)： 頻率合成，DDS 主要調(diào)用LPM
資源簡(jiǎn)介：程序用VHDL實(shí)現(xiàn)： 頻率合成，DDS 主要調(diào)用LPM
上傳時(shí)間： 2015-04-06
上傳用戶：電子世界
資源簡(jiǎn)介：程序用VHDL實(shí)現(xiàn)： 利用一秒定時(shí)測(cè)量頻率 并且顯示，范圍0~
上傳時(shí)間： 2015-04-06
上傳用戶：sxdtlqqjl
資源簡(jiǎn)介：程序用C51實(shí)現(xiàn)： 單片機(jī)對(duì)LCD1602的控制顯示 采用總線方式
上傳時(shí)間： 2013-11-25
上傳用戶：cmc_68289287
資源簡(jiǎn)介：用VHDL實(shí)現(xiàn)數(shù)字頻率的畢業(yè)設(shè)計(jì)！doc文檔中有源程序。可以實(shí)現(xiàn)功能！
上傳時(shí)間： 2014-01-19
上傳用戶：561596
資源簡(jiǎn)介：用VHDL實(shí)現(xiàn)數(shù)字頻率計(jì),1. 時(shí)基產(chǎn)生與測(cè)頻時(shí)序控制電路模塊2. 待測(cè)信號(hào)脈沖計(jì)數(shù)電路模塊3.鎖存與譯碼顯示控制電路模塊4.頂層電路模塊.
上傳時(shí)間： 2016-06-04
上傳用戶：ls530720646
資源簡(jiǎn)介：這是一個(gè)DDS程序,用VHDL編寫,實(shí)現(xiàn)的是一個(gè)頻率可調(diào)的方波
上傳時(shí)間： 2014-11-28
上傳用戶：dreamboy36
資源簡(jiǎn)介：FPGA串口界面調(diào)試程序,用VHDL語(yǔ)言實(shí)現(xiàn)
上傳時(shí)間： 2013-08-11
上傳用戶：362279997
資源簡(jiǎn)介：用VHDL實(shí)現(xiàn)脈沖寬度可控的一簡(jiǎn)單程序 仿真環(huán)境MAXPLUS-
上傳時(shí)間： 2013-12-13
上傳用戶：rocwangdp
資源簡(jiǎn)介：用VHDL實(shí)現(xiàn)的鍵盤掃描程序 可以稍微修改就可使用
上傳時(shí)間： 2015-04-05
上傳用戶：zhaoq123
資源簡(jiǎn)介：用VHDL實(shí)現(xiàn)占空比1：1的通用分頻模塊，非常實(shí)用，歡迎大家下載
上傳時(shí)間： 2013-12-19
上傳用戶：皇族傳媒
資源簡(jiǎn)介：用VHDL實(shí)現(xiàn)一個(gè)fir濾波器 設(shè)計(jì)要求： 1．最小阻帶衰減-30db。 2．帶內(nèi)波動(dòng)小于1db． 3．用MATLIB與MAXPLUS2聯(lián)合設(shè)計(jì)與仿真
上傳時(shí)間： 2013-12-19
上傳用戶：llandlu
資源簡(jiǎn)介：這是一個(gè)實(shí)現(xiàn)用VHDL實(shí)現(xiàn)撥號(hào)報(bào)警的程序
上傳時(shí)間： 2015-06-08
上傳用戶：tonyshao
資源簡(jiǎn)介：該程序用VHDL硬件描述語(yǔ)言編寫而成,已調(diào)試通過(guò),程序運(yùn)行后可實(shí)現(xiàn)三分頻,這樣就用軟件設(shè)計(jì)代替了硬件設(shè)計(jì),方便,穩(wěn)定,不需要硬件調(diào)試!
上傳時(shí)間： 2013-12-24
上傳用戶：huyiming139
資源簡(jiǎn)介：本程序用VHDL語(yǔ)言編程實(shí)現(xiàn)FPGA對(duì)點(diǎn)陣液晶1602的驅(qū)動(dòng)
上傳時(shí)間： 2013-12-03
上傳用戶：黑漆漆
資源簡(jiǎn)介：該程序用C++實(shí)現(xiàn)了KSZ8721以太網(wǎng)接口驅(qū)動(dòng)包括： 1、支持 Micrel KSZ8721BL PHY. 2、MII interface port是 EMAC。 3、實(shí)現(xiàn)了通過(guò)EMAC以太網(wǎng)接口讀寫書數(shù)據(jù)。
上傳時(shí)間： 2013-12-22
上傳用戶：zhangyigenius
資源簡(jiǎn)介：本程序用VHDL語(yǔ)言實(shí)現(xiàn)二輸入或門的邏輯功能，程序簡(jiǎn)單明了，可供初學(xué)VHDL語(yǔ)言者參考。
上傳時(shí)間： 2016-01-09
上傳用戶：極客
資源簡(jiǎn)介：桌面小游戲：俄羅斯方塊 (含源程序) 【軟件簡(jiǎn)介】 雖然是非常古老的小游戲, 但現(xiàn)在仍然百玩不厭。 這個(gè)程序用BCB實(shí)現(xiàn)也非常簡(jiǎn)單。 為了讓大家看清程序的算法, 程序的界面盡量簡(jiǎn)單, 沒(méi)有過(guò)多的修飾
上傳時(shí)間： 2013-12-26
上傳用戶：hn891122
資源簡(jiǎn)介：組成原理實(shí)驗(yàn)作業(yè)用VHDL實(shí)現(xiàn)的六層電梯程序
上傳時(shí)間： 2016-04-29
上傳用戶：Avoid98
資源簡(jiǎn)介：用VHDL實(shí)現(xiàn)交通燈的功能 很實(shí)用的 我認(rèn)為比其他的的交通燈程序更好
上傳時(shí)間： 2016-06-17
上傳用戶：1427796291
資源簡(jiǎn)介：用VHDL實(shí)現(xiàn)頻率計(jì)，可測(cè)量輸入脈沖的頻率，并進(jìn)行簡(jiǎn)單校正
上傳時(shí)間： 2016-08-20
上傳用戶：busterman
資源簡(jiǎn)介：這是一段用VHDL語(yǔ)言編寫的程序 用FPGA實(shí)現(xiàn)模糊控制器
上傳時(shí)間： 2016-08-28
上傳用戶：nairui21
資源簡(jiǎn)介：VHDL代碼：頻率計(jì)程序設(shè)計(jì)與仿真！初學(xué)fpga者可以參考參考！！比較簡(jiǎn)單
上傳時(shí)間： 2014-01-16
上傳用戶：yd19890720
資源簡(jiǎn)介：用VHDL實(shí)現(xiàn)的串口通信程序,可以綜合并下載到FPGA運(yùn)行.
上傳時(shí)間： 2014-01-21
上傳用戶：hustfanenze
資源簡(jiǎn)介：FPGA串口界面調(diào)試程序,用VHDL語(yǔ)言實(shí)現(xiàn)
上傳時(shí)間： 2014-01-18
上傳用戶：pkkkkp
資源簡(jiǎn)介：改程序用VHDL編寫 實(shí)現(xiàn)由8位二進(jìn)制數(shù)轉(zhuǎn)化成整數(shù)的功能
上傳時(shí)間： 2017-05-01
上傳用戶：D&L37
資源簡(jiǎn)介：該程序是用VHDL實(shí)現(xiàn)的交通燈模擬程序，用三個(gè)發(fā)光二極管代表紅黃綠三個(gè)交通燈，并能夠按一定的時(shí)間間隔進(jìn)行轉(zhuǎn)換。
上傳時(shí)間： 2017-08-19
上傳用戶：com1com2
資源簡(jiǎn)介：該程序用來(lái)實(shí)現(xiàn)發(fā)輸電系統(tǒng)可靠性指標(biāo)的計(jì)算。程序?qū)崿F(xiàn)中定義的類的功能主要有計(jì)算負(fù)荷頻率指標(biāo)、形成停用表、并聯(lián)卷積計(jì)算、發(fā)電機(jī)與負(fù)荷并聯(lián)卷積、串聯(lián)卷積、計(jì)算并輸出可靠性指標(biāo)的結(jié)果等。
上傳時(shí)間： 2017-09-11
上傳用戶：CHINA526
資源簡(jiǎn)介：單源點(diǎn)最短路徑算法 * 本程序用來(lái)實(shí)現(xiàn)單源點(diǎn)最短路徑（E.Dijkstra）算法 * 在Turbo C2.0編譯器下編譯通過(guò) * 算法過(guò)程中 * 每條邊的兩個(gè)頂點(diǎn)和權(quán)值由用戶輸入，格式：1 2 20 * 程序默認(rèn)源點(diǎn)為第一個(gè)頂點(diǎn) * 算法完成后輸出路徑長(zhǎng)度和路徑上的頂點(diǎn) ...
上傳時(shí)間： 2014-12-06
上傳用戶：gououo
資源簡(jiǎn)介：用VHDL實(shí)現(xiàn)的分頻器，可產(chǎn)生任意對(duì)主時(shí)鐘的分頻，從而是實(shí)現(xiàn)不同頻率pwm的控制
上傳時(shí)間： 2016-06-01
上傳用戶：6546544
資源簡(jiǎn)介：內(nèi)有多個(gè)用VHDL實(shí)現(xiàn)的元件代碼，計(jì)數(shù)器，頻率計(jì)，狀態(tài)機(jī)等等，相信一定會(huì)對(duì)你有幫助的
上傳時(shí)間： 2014-01-10
上傳用戶：aa54
