FPGA-based_oscilloscope,VHDL寫的實(shí)現(xiàn) 示波器的程序
FPGA-based_oscilloscope,VHDL寫的實(shí)現(xiàn) 示波器的程序，及完整的工程描述文檔...
VHDl技術(shù)資料
?? 資源總數(shù)：4888
?? 源代碼：10970
?? 電路圖：1
?? VHDl全部資料 (4888個(gè))
本壓縮文件包含：使用VHDL來實(shí)現(xiàn)對LED的靜態(tài)顯示
本壓縮文件包含：使用VHDL來實(shí)現(xiàn)對LED的靜態(tài)顯示，實(shí)現(xiàn)對LED的動(dòng)態(tài)顯示。...
CPLD與8051的總線接口的VHDL設(shè)計(jì)源碼及原理圖和說明
CPLD與8051的總線接口的VHDL設(shè)計(jì)源碼,包括原理圖,VHDL語言的源程序,仿真波形,設(shè)計(jì)的詳細(xì)說明...
這是我用vhdl語言
這是我用vhdl語言，在fpga內(nèi)部做了一個(gè)雙口ram的程序。我的郵箱：wleechina@163.com...
基于FPGA的直接數(shù)字合成器的設(shè)計(jì)與分析的代碼程序,代碼格式為VHDL
基于FPGA的直接數(shù)字合成器的設(shè)計(jì)與分析的代碼程序,代碼格式為VHDL...
一個(gè)很好的VHDL實(shí)現(xiàn)的功能模塊程序
一個(gè)很好的VHDL實(shí)現(xiàn)的功能模塊程序,希望你可以用的上!...
VHDL語言編寫的FIR濾波器源碼
VHDL語言編寫的FIR濾波器源碼\r\n對于嵌入式設(shè)計(jì)者有很好的指導(dǎo)作用\r\n...
FPGA的一些常識及含IP核的VHDL設(shè)計(jì)源代碼
關(guān)于FPGA的一些常識及含IP核的VHDL設(shè)計(jì)源代碼。...
利用VHDL語言編寫的一個(gè)crc功能模塊
利用VHDL語言編寫的一個(gè)crc功能模塊，可下載到FPGA實(shí)現(xiàn)功能...
VHDL寫的LMS算法程序。利用本地正弦信號
VHDL寫的LMS算法程序。利用本地正弦信號，根據(jù)LMS算法對輸入信號進(jìn)行跟蹤。用以產(chǎn)生和輸入信號同頻同相的本地信號。...