CPLD與8051的總線接口VHDL源碼
CPLD與8051的總線接口VHDL源碼...
VHDl技術(shù)資料
?? 資源總數(shù)：4888
?? 源代碼：10970
?? 電路圖：1
?? VHDl全部資料 (4888個)
VHDL數(shù)字電路設(shè)計的電子書
VHDL數(shù)字電路設(shè)計的電子書，很好的學(xué)習(xí)材料...
一種以CPLD為核心、以VHDL為開發(fā)工具的時間控制器
本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發(fā)工具的時間控制器，該控制器不僅具有時間功能，而且具有定時器功能，能在00：00～23：59之間任意設(shè)定開啟時間和關(guān)閉時間，其設(shè)置方便、靈活，廣...
VHDL有關(guān)源代碼
VHDL有關(guān)源代碼，設(shè)計一般常用的器件\\r\\n...
PCI Arbitor by VHDL
PCI Arbitor by VHDL...
VHDL實(shí)現(xiàn)的交通燈設(shè)計
一篇用VHDL實(shí)現(xiàn)的交通燈設(shè)計，具有燈種顯示和倒計時功能...
VHDL語言編寫的關(guān)于ADC0809的程序
這是利用VHDL語言編寫的關(guān)于ADC0809的程序，編的很不錯...
VHDL語言編寫的時鐘顯示代碼
VHDL語言編寫的時鐘顯示代碼，簡短而又易懂，個人覺得很不錯...
VHDL設(shè)計的經(jīng)驗(yàn)-編寫VHDL代碼時避免不應(yīng)有的錯誤
VHDL設(shè)計的經(jīng)驗(yàn)，高人手記，讓你在編寫VHDL代碼時避免不應(yīng)用的錯誤和修改錯誤。...
用VHDL語言在FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算
用VHDL語言在FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算,大家共享...