<tfoot id="sy8ki"></tfoot>
目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求，一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘，以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。 FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)計(jì)的需要，Xilinx的FPGA中集成的專用時(shí)鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加，最新的 Virtex II器件最多可以提供16個(gè)全局時(shí)鐘輸入端口和8個(gè)數(shù)字時(shí)鐘管理模塊(DCM)。與全局時(shí)鐘資源相關(guān)的原語(yǔ)常用的與全局時(shí)鐘資源相關(guān)的Xilinx器件原語(yǔ)包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
標(biāo)簽： Xilinx FPGA 全局時(shí)鐘資源
上傳時(shí)間： 2013-11-20
上傳用戶：563686540
Hyperlynx仿真應(yīng)用:阻抗匹配.下面以一個(gè)電路設(shè)計(jì)為例，簡(jiǎn)單介紹一下PCB仿真軟件在設(shè)計(jì)中的使用。下面是一個(gè)DSP硬件電路部分元件位置關(guān)系(原理圖和PCB使用PROTEL99SE設(shè)計(jì))，其中DRAM作為DSP的擴(kuò)展Memory(64位寬度，低8bit還經(jīng)過(guò)3245接到FLASH和其它芯片)，DRAM時(shí)鐘頻率133M。因?yàn)轭l率較高，設(shè)計(jì)過(guò)程中我們需要考慮DRAM的數(shù)據(jù)、地址和控制線是否需加串阻。下面，我們以數(shù)據(jù)線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網(wǎng)站下載各器件IBIS模型。然后打開(kāi)Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗(yàn)證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開(kāi)始導(dǎo)入主芯片DSP的數(shù)據(jù)線D0腳模型。左鍵點(diǎn)芯片管腳處的標(biāo)志，出現(xiàn)未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對(duì)應(yīng)管腳。 3http://bbs.elecfans.com/ 電子技術(shù)論壇 http://www.elecfans.com 電子發(fā)燒友點(diǎn)OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數(shù)據(jù)線對(duì)應(yīng)管腳和3245的對(duì)應(yīng)管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開(kāi)始建立傳輸線模型。左鍵點(diǎn)DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因?yàn)槲覀兪褂盟膶影澹诒韺幼呔€，所以要選用“Microstrip”，然后點(diǎn)“Value”進(jìn)行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長(zhǎng)度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒(méi)有加阻抗匹配的仿真模型(PCB最遠(yuǎn)直線間距1.4inch，對(duì)線長(zhǎng)為1.7inch)。現(xiàn)在模型就建立好了。仿真及分析下面我們就要為各點(diǎn)加示波器探頭了，按照下圖紅線所示路徑為各測(cè)試點(diǎn)增加探頭：為發(fā)現(xiàn)更多的信息，我們使用眼圖觀察。因?yàn)闀r(shí)鐘是133M，數(shù)據(jù)單沿采樣，數(shù)據(jù)翻轉(zhuǎn)最高頻率為66.7M，對(duì)應(yīng)位寬為7.58ns。所以設(shè)置參數(shù)如下：之后按照芯片手冊(cè)制作眼圖模板。因?yàn)槲覀冏铌P(guān)心的是接收端(DRAM)信號(hào)，所以模板也按照DRAM芯片HY57V283220手冊(cè)的輸入需求設(shè)計(jì)。芯片手冊(cè)中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個(gè)NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(hào)(不長(zhǎng)于3ns)：按下邊紅線路徑配置眼圖模板：低8位數(shù)據(jù)線沒(méi)有串阻可以滿足設(shè)計(jì)要求，而其他的56位都是一對(duì)一，經(jīng)過(guò)仿真沒(méi)有串阻也能通過(guò)。于是數(shù)據(jù)線不加串阻可以滿足設(shè)計(jì)要求，但有一點(diǎn)需注意，就是寫(xiě)數(shù)據(jù)時(shí)因?yàn)榇嬖诨貨_，DRAM接收高電平在位中間會(huì)回沖到2V。因此會(huì)導(dǎo)致電平判決裕量較小，抗干擾能力差一些，如果調(diào)試過(guò)程中發(fā)現(xiàn)寫(xiě)RAM會(huì)出錯(cuò)，還需要改版加串阻。
上傳時(shí)間： 2013-12-17
上傳用戶：debuchangshi
SL811開(kāi)發(fā)資料_包含源程序_電路圖_芯片資料:SL811HS Embedded USB Host/Slave Controller.The SL811HS is an Embedded USB Host/Slave Controller capable of communicate with either full-speed or low-speed USB peripherals. The SL811HS can interface to devices such as microprocessors, microcontrollers, DSPs, or directly to a variety of buses such as ISA, PCMCIA, and others. The SL811HS USB Host Controller conforms to USB Specification 1.1.The SL811HS USB Host/Slave Controller incorporates USB Serial Interface functionality along with internal full-/low-speed transceivers.The SL811HS supports and operates in USB full-speed mode at 12 Mbps, or at low-speed 1.5-Mbps mode.The SL811HS data port and microprocessor interface provide an 8-bit data path I/O or DMA bidirectional, with interrupt support to allow easy interface to standard microprocessors or microcontrollers such as Motorola or Intel CPUs and many others. Internally,the SL811HS contains a 256-byte RAM data buffer which is used for control registers and data buffer.The available package types offered are a 28-pin PLCC (SL811HS) and a 48-pin TQFP package (SL811HST-AC). Both packages operate at 3.3 VDC. The I/O interface logic is 5V-tolerant.
標(biāo)簽： 811 SL 開(kāi)發(fā)資料 源程序
上傳時(shí)間： 2013-12-22
上傳用戶：a82531317
存儲(chǔ)器的分類 內(nèi)部存儲(chǔ)器的系統(tǒng)結(jié)構(gòu) 動(dòng)、靜態(tài)讀寫(xiě)存儲(chǔ)器RAM的基本存儲(chǔ)單元與芯片
上傳時(shí)間： 2013-11-06
上傳用戶：ztj182002
S3C44BOX的BIOS。可使用的命令：help --- show help ? --- = help date --- show or set current date time --- show or set current time setweek --- set weekday clock --- show system running clock setmclk --- set system running clock setbaud ------ set baud rate ipcfg ------ show or set IP address load ------ load file to ram comload ------ load file from serial port run ------ run from sdram prog ------ program flash copy ------ copy flash from src to dst address boot ------ boot from flash backup ------ move bios to the top of flash md ------ show memory data move ------ move program from flash to sdram
標(biāo)簽： help date show current
上傳時(shí)間： 2015-01-22
上傳用戶：ANRAN
1. 本移植也是從網(wǎng)上Download的，稍微做了一下整理. 移植除了OS_CPU.h,OS_CPU_A.s,OS_CPU_C.C 三個(gè)函數(shù)外 對(duì)中斷專門(mén)用了一個(gè)函數(shù)OS_int_A.s 按其中的規(guī)則 寫(xiě)中斷函數(shù)即可 2。應(yīng)用實(shí)例為\ArmUCOS\App\test1\test.mcp,在周立功2104的扳子上 的ram中就可直接運(yùn)行(code＋data<16K), 注意使用了.a庫(kù)文件 (我習(xí)慣這么用) 3. 將所有的文件放到D:\ArmUCOS\下,這樣上面的文件能直接編譯 3。若有疑問(wèn)電zh_lyp@163.com
上傳時(shí)間： 2013-12-27
上傳用戶：xfbs821
44b0啟動(dòng)程序，在RAM運(yùn)行
標(biāo)簽： 44b0 啟動(dòng)程序
上傳時(shí)間： 2015-03-01
上傳用戶：努力努力再努力
這是一個(gè)比較典型的PID處理程序，在使用單片機(jī)作為控制cpu時(shí)，請(qǐng)稍作簡(jiǎn)化，具體的PID 參數(shù)必須由具體對(duì)象通過(guò)實(shí)驗(yàn)確定。由于單片機(jī)的處理速度和ram資源的限制，一般不采用浮點(diǎn)數(shù)運(yùn)算，而將所有參數(shù)全部用整數(shù)，運(yùn)算 到最后再除以一個(gè)2的N次方數(shù)據(jù)（相當(dāng)于移位），作類似定點(diǎn)數(shù)運(yùn)算，可大大提高運(yùn)算速度，根據(jù)控制精度的不同要求，當(dāng)精度要求很 高時(shí)，注意保留移位引起的“余數(shù)”，做好余數(shù)補(bǔ)償。這個(gè)程序只是一般常用pid算法的基本架構(gòu)，沒(méi)有包含輸入輸出處理部分。
上傳時(shí)間： 2014-10-25
上傳用戶：zhouli
HM701NEP(S3C44B0X)基本啟動(dòng)代碼,在此基礎(chǔ)上可以做各種實(shí)驗(yàn),包括個(gè)6文件,44BINIT.S 匯編代碼，系統(tǒng)上電、復(fù)位及異常處理的入口點(diǎn)。 Memcfg.s 匯編代碼，外部存儲(chǔ)空間配置 OPTION.S 匯編代碼，一些匯編宏定義：RAM的起始地址，中斷入口表地址、RAM類型、系統(tǒng)主頻、PLL控制字等 44B.H S3C44B0X的寄存器地址宏定義 OPTION.h 供C程序使用的一些反映系統(tǒng)工作方式的基本宏定義 Def.h 一些數(shù)據(jù)類型的縮寫(xiě)
標(biāo)簽： S3C44B0X BINIT 701 NEP
上傳時(shí)間： 2015-03-12
上傳用戶：來(lái)茴
介紹幾種cpuThe 8xC251SA/SB/SP/SQ improves on the MCS-51 architecture and peripheral features, introducing the advanced register based CPU architecture i.e., the MCS 251 microcontroller architecture. The register based CPU supports a 40-byte register file. In addition, the 8xC251SA/SB/SP/SQ microcontroller has 256-Kbyte expanded external code/data memory space and 64-Kbyte stack space. The new controller is also specially designed to execute C code efficiently. More importantly, the 8xC251SA/SB/SP/SQ maintains binary code compatibility with MCS 51 microcontrollers but at the same time allows the use of the powerful MCS 251 microcontroller instruction set, with many new 8, 16 and 32 bit instructions available. The 8xC251SA/SB/SP/SQ has 512 bytes or 1 Kbyte of on-chip data RAM options and is available in 16 Kbytes and 8 Kbytes of on-chip ROM/OTPROM or ROMless options.
標(biāo)簽： architecture introducin peripheral improves
上傳時(shí)間： 2015-03-15
上傳用戶：ccclll
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<tfoot id="cioas"></tfoot>
<ul id="cioas"></ul>