<dl id="qguys"></dl>
在雷達(dá)信號(hào)偵察中運(yùn)用寬帶數(shù)字接收技術(shù)是電子偵察的一個(gè)重要發(fā)展方向。數(shù)字信號(hào)處理由于其精度高、靈活性強(qiáng)、以及易于集成等特點(diǎn)而應(yīng)用廣泛。電子系統(tǒng)數(shù)字化的最大障礙是寬帶高速A/D變換器的高速數(shù)據(jù)流與通用DSP處理能力的不匹配。而FPGA的廣泛應(yīng)用，為解決上述矛盾提供了一種有效的方法。 本文利用FPGA技術(shù)，設(shè)計(jì)了具備高速信號(hào)處理能力的寬帶數(shù)字接收機(jī)平臺(tái)，并提出了數(shù)字接收機(jī)實(shí)現(xiàn)的可行性方法，以及對(duì)這些方法的驗(yàn)證。具體來(lái)說(shuō)就是如何利用單片的FPGA實(shí)現(xiàn)對(duì)雷達(dá)信號(hào)并行地實(shí)時(shí)檢測(cè)和參數(shù)估計(jì)。所做工作主要分為兩大部分： 1、適合于FPGA硬件實(shí)現(xiàn)的算法的確定及仿真：對(duì)A/D采樣信號(hào)采用自相關(guān)累加算法進(jìn)行信號(hào)檢測(cè)，利用信號(hào)的相關(guān)性和噪聲的獨(dú)立性提高信噪比，通過(guò)給出檢測(cè)門(mén)限來(lái)估計(jì)信號(hào)的起止點(diǎn)。對(duì)于常規(guī)信號(hào)的頻率估計(jì)，采用Rife算法。通過(guò)Matlab仿真，表明上述算法在運(yùn)算量和精度方面均有良好性能，適合用作FPGA硬件實(shí)現(xiàn)。 2、算法的FPGA硬件實(shí)現(xiàn)：針對(duì)原算法中極大消耗運(yùn)算量的相關(guān)運(yùn)算，考慮到FPGA并行處理的特點(diǎn)，將原算法修改為并行相關(guān)算法，并加入流水線，這樣處理極大地提高了系統(tǒng)的數(shù)據(jù)吞吐率。采用Xilinx公司的VIRTEX-4系列中的XC4VSX55芯片作為開(kāi)發(fā)平臺(tái)完成設(shè)計(jì)，系統(tǒng)測(cè)試結(jié)果表明，本設(shè)計(jì)能正常工作，滿足系統(tǒng)設(shè)計(jì)要求。 文章的最后，結(jié)合系統(tǒng)設(shè)計(jì)給出幾種VHDL優(yōu)化方法，主要圍繞系統(tǒng)的速度、結(jié)構(gòu)和面積等問(wèn)題展開(kāi)討論。
標(biāo)簽： FPGA 雷達(dá)信號(hào) 數(shù)字接收機(jī)
上傳時(shí)間： 2013-06-25
上傳用戶：songnanhua
人臉識(shí)別技術(shù)繼指紋識(shí)別、虹膜識(shí)別以及聲音識(shí)別等生物識(shí)別技術(shù)之后，以其獨(dú)特的方便、經(jīng)濟(jì)及準(zhǔn)確性而越來(lái)越受到世人的矚目。作為人臉識(shí)別系統(tǒng)的重要環(huán)節(jié)—人臉檢測(cè)，隨著研究的深入和應(yīng)用的擴(kuò)大，在視頻會(huì)議、圖像檢索、出入口控制以及智能人機(jī)交互等領(lǐng)域有著重要的應(yīng)用前景，發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展，它的功能、應(yīng)用和可靠性逐漸增加，在各個(gè)行業(yè)也顯現(xiàn)出自身的優(yōu)勢(shì)。FPGA允許用戶根據(jù)自己的需要來(lái)建立自己的模塊，為用戶的升級(jí)和改進(jìn)留下廣闊的空間。并且速度更高，密度也更大，其設(shè)計(jì)方法的靈活性降低了整個(gè)系統(tǒng)的開(kāi)發(fā)成本，F(xiàn)PGA 設(shè)計(jì)成為電子自動(dòng)化設(shè)計(jì)行業(yè)不可缺少的方法。 本文從人臉檢測(cè)算法入手，總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計(jì)方法，使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過(guò)訓(xùn)練分類(lèi)器、定點(diǎn)化、以及硬件加速等方法后，能夠使人臉檢測(cè)系統(tǒng)在基于Xilinx的VIRTEX II Pro開(kāi)發(fā)板上平臺(tái)上，達(dá)到實(shí)時(shí)的檢測(cè)效果。本文工作和成果可以具體描述如下： 1. 算法分析：對(duì)于人臉檢測(cè)算法，首先確保的是檢測(cè)率的準(zhǔn)確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測(cè)方法。算法中較多的是積分圖的特征值計(jì)算，這便于進(jìn)一步的硬件設(shè)計(jì)。同時(shí)對(duì)檢測(cè)算法進(jìn)行耗時(shí)分析確定運(yùn)行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場(chǎng)可以提供的資源狀況，又要考慮系統(tǒng)成本、開(kāi)發(fā)時(shí)間等諸多因素。Xilinx公司提供的VIRTEX II Pro開(kāi)發(fā)板，在上面有可以供利用的Power PC處理器、可擴(kuò)展的存儲(chǔ)器、I/O接口、總線及數(shù)據(jù)通道等，通過(guò)分析可以對(duì)算法進(jìn)行細(xì)致的劃分，實(shí)現(xiàn)需要加速的模塊。 3. 定點(diǎn)化：在Adaboost算法中，需要進(jìn)行大量的浮點(diǎn)計(jì)算。這里采用的方法是直接對(duì)數(shù)據(jù)位進(jìn)行操作它提取指數(shù)和尾數(shù)，然后對(duì)尾數(shù)執(zhí)行移位操作。 4. 改進(jìn)檢測(cè)用的級(jí)聯(lián)分類(lèi)器的訓(xùn)練，提出可以迅速提高分類(lèi)能力、特征數(shù)量大大減小的一種訓(xùn)練方法。 5. 最后對(duì)系統(tǒng)的整體進(jìn)行了驗(yàn)證。實(shí)驗(yàn)表明，在視頻輸入輸出接入的同時(shí)，人臉檢測(cè)能夠達(dá)到17fps的檢測(cè)速度，并且獲得了很好的檢測(cè)率以及較低的誤檢率。
標(biāo)簽： FPGA 人臉檢測(cè) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：大融融rr
本文以Turbo碼編譯碼器的FPGA實(shí)現(xiàn)為目標(biāo)，對(duì)Turbo碼的編譯碼算法和用硬件語(yǔ)言將其實(shí)現(xiàn)進(jìn)行了深入的研究。 首先，在理論上對(duì)Turbo碼的編譯碼原理進(jìn)行了介紹，確定了Max-log-MAF算法的譯碼算法，結(jié)合CCSDS標(biāo)準(zhǔn)，在實(shí)現(xiàn)編碼器時(shí)，針對(duì)標(biāo)準(zhǔn)中給定的幀長(zhǎng)、碼率與交織算法，以及偽隨機(jī)序列模塊與幀同步模塊，提出了相應(yīng)解決方案；而在相應(yīng)的譯碼器設(shè)計(jì)中，采用了FPGA設(shè)計(jì)中“自上而下”的設(shè)計(jì)方法，權(quán)衡硬件實(shí)現(xiàn)復(fù)雜度與處理時(shí)延等因素，優(yōu)先考慮面積因素，提高元件的重復(fù)利用率和降低電路復(fù)雜度，來(lái)實(shí)現(xiàn)Turbo碼的Max-log-MAP算法譯碼。把整個(gè)系統(tǒng)分割成不同的功能模塊，分別闡述了實(shí)現(xiàn)過(guò)程。 然后，基于Verilog HDL 設(shè)計(jì)出12位固點(diǎn)數(shù)據(jù)的Turbo編譯碼器以及仿真驗(yàn)證平臺(tái)，與用Matlab語(yǔ)言設(shè)計(jì)的相同指標(biāo)的浮點(diǎn)數(shù)據(jù)譯碼器進(jìn)行性能比較，得到該設(shè)計(jì)的功能驗(yàn)證。 最后，研究了Tuxbo碼譯碼器幾項(xiàng)最新技術(shù)，如滑動(dòng)窗譯碼，歸一化處理，停止迭代技術(shù)結(jié)合流水線電路設(shè)計(jì)，將改進(jìn)后的譯碼器與先前設(shè)計(jì)的譯碼器分別在ISE開(kāi)發(fā)環(huán)境中針對(duì)目標(biāo)器件xilinx VIRTEX-Ⅱ500進(jìn)行電路綜合，證實(shí)了這些改進(jìn)技術(shù)能有效地提高譯碼器的吞吐量，減少譯碼時(shí)延和存儲(chǔ)器面積從而降低功耗。
上傳時(shí)間： 2013-04-24
上傳用戶：haohaoxuexi
隨著信息技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理已經(jīng)逐漸發(fā)展成一門(mén)關(guān)鍵的技術(shù)科學(xué)。圖像處理作為一種重要的現(xiàn)代技術(shù)，己經(jīng)在通信、航空航天、遙感遙測(cè)、生物醫(yī)學(xué)、軍事、信息安全等領(lǐng)域得到廣泛的應(yīng)用。圖像處理特別是高分辨率圖像實(shí)時(shí)處理的實(shí)現(xiàn)技術(shù)對(duì)相關(guān)領(lǐng)域的發(fā)展具有深遠(yuǎn)意義。另外，現(xiàn)場(chǎng)可編程門(mén)陣列FPGA和高效率硬件描述語(yǔ)言Verilog HDL的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計(jì)方法，加速了系統(tǒng)的設(shè)計(jì)進(jìn)程，為圖像壓縮系統(tǒng)的實(shí)現(xiàn)提供了硬件支持和軟件保障。 本文主要包括以下幾個(gè)方面的內(nèi)容： (1)結(jié)合某工程的具體需求，設(shè)計(jì)了一種基于FPGA的圖像壓縮系統(tǒng)，核心硬件選用XILINX公司的VIRTEX-Ⅱ Pro系列FPGA芯片，存儲(chǔ)器件選用MICRON公司的MT48LC4M16A2SDRAM，圖像壓縮的核心算法選用近無(wú)損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語(yǔ)言實(shí)現(xiàn)了JPEG-LS標(biāo)準(zhǔn)中的基本算法，為課題組成員進(jìn)行算法改進(jìn)提供了有力支持。 (3)用Verilog硬件描述語(yǔ)言設(shè)計(jì)并實(shí)現(xiàn)了SDRAM控制器模塊，使核心壓縮模塊能夠方便靈活地訪問(wèn)片外存儲(chǔ)器。 (4)構(gòu)建了圖像壓縮系統(tǒng)的測(cè)試平臺(tái)，對(duì)實(shí)現(xiàn)的SDRAM控制器模塊和JPEG-LS基本算法模塊進(jìn)行了軟件仿真測(cè)試和硬件測(cè)試，驗(yàn)證了其功能的正確性。
標(biāo)簽： FPGA 圖像壓縮系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：stampede
本論文來(lái)自于863項(xiàng)目基于光互連自組織內(nèi)存服務(wù)體系(簡(jiǎn)稱MemoryBox)。本文主要研究Memory Box系統(tǒng)中基于可重配置計(jì)算架構(gòu)，軟硬件攜同設(shè)計(jì)方法，在XILINX VIRTEX 2 Pro FPGA上設(shè)計(jì)實(shí)現(xiàn)嵌入式系統(tǒng)。由于嵌入式系統(tǒng)是Memory Box工作的平臺(tái)，所以硬件應(yīng)具有良好的擴(kuò)展性、靈活性，軟件應(yīng)具有優(yōu)良的穩(wěn)定性。在硬件平臺(tái)選型時(shí)，我們選擇的是基于高性能Xilinx VIRTEX2 Pro的自制開(kāi)發(fā)板。嵌入式系統(tǒng)軟硬件開(kāi)發(fā)平臺(tái)選用的是Xilinx EDK、ISE。內(nèi)核移植所用的交叉開(kāi)發(fā)工具鏈為powerpc-405-linux-gnu。該交叉開(kāi)發(fā)工具鏈工作在Red Hat Enterprise LINUX．AS 4平臺(tái)下。 本論文主要包括三部分工作：首先是硬件設(shè)計(jì)，其核心是EDK和ISE設(shè)計(jì)的SOPC工程；然后是嵌入式LINUX內(nèi)核移植與調(diào)試；最后完成存儲(chǔ)管理軟件的設(shè)計(jì)。完全用硬件實(shí)現(xiàn)系統(tǒng)要求的各種存儲(chǔ)管理功能極其困難。而通過(guò)移植內(nèi)核，存儲(chǔ)管理軟件以運(yùn)行在Linux內(nèi)核上的應(yīng)用軟件的形式實(shí)現(xiàn)了其功能。存儲(chǔ)管理軟件要解決共享沖突，負(fù)載均衡，遠(yuǎn)程內(nèi)存與本地內(nèi)存的地址一致性以及對(duì)海量?jī)?nèi)存陣列的重新編址等問(wèn)題，設(shè)計(jì)出較完善的Memory Box的存儲(chǔ)管理模型。
標(biāo)簽： FPGA 嵌入式系統(tǒng)
上傳時(shí)間： 2013-06-11
上傳用戶：tyler
近年來(lái)，隨著多媒體技術(shù)的迅猛發(fā)展，電子、計(jì)算機(jī)、通訊和娛樂(lè)之間的相互融合、滲透越來(lái)越多，而數(shù)字音頻技術(shù)則是應(yīng)用最為廣泛的技術(shù)之一。MP3(MPEG-1 Audio LayerⅢ)編解碼算法作為數(shù)字音頻的解決方案，在便攜式多媒體產(chǎn)品中得到了廣泛流行。 在已有的便攜式MP3系統(tǒng)實(shí)現(xiàn)方案中，低速處理器與專(zhuān)用硬件結(jié)合的SOC設(shè)計(jì)方案結(jié)合了硬件實(shí)現(xiàn)方式和軟件實(shí)現(xiàn)方式的優(yōu)點(diǎn)，具有成本低、升級(jí)容易、功能豐富等特點(diǎn)。IMDCT(反向改進(jìn)離散余弦變換)是編解碼算法中一個(gè)運(yùn)算量大調(diào)用頻率高的運(yùn)算步驟，因此適于硬件實(shí)現(xiàn)，以降低處理器的開(kāi)銷(xiāo)和功耗，來(lái)提高整個(gè)系統(tǒng)的性能。 本文首先闡述了MP3音頻編解碼標(biāo)準(zhǔn)和流程，以及IMDCT常用的各種實(shí)現(xiàn)算法。在此基礎(chǔ)上選擇了適于硬件實(shí)現(xiàn)的遞歸循環(huán)實(shí)現(xiàn)方法，并在已有算法的基礎(chǔ)上進(jìn)行了改進(jìn)，減小了所需硬件資源需求并保持了運(yùn)算速度。接著提出了模塊總體設(shè)計(jì)方案，結(jié)合算法進(jìn)行了實(shí)現(xiàn)結(jié)構(gòu)的優(yōu)化，并在EDA環(huán)境下具體實(shí)現(xiàn)，用硬件描述語(yǔ)言設(shè)計(jì)、綜合、仿真，且下載到Xilinx公司的VIRTEXⅡ系列xc2v1000FPGA器件中，在減小硬件資源的同時(shí)快速地實(shí)現(xiàn)了IMDCT，經(jīng)驗(yàn)證功能正確。
上傳時(shí)間： 2013-06-11
上傳用戶：亮劍2210
密集型的矩陣運(yùn)算在信號(hào)處理和圖像處理中被廣泛應(yīng)用，而且往往需要系統(tǒng)進(jìn)行實(shí)時(shí)運(yùn)算，這就需要系統(tǒng)具有很高的吞吐率。因此尋找矩陣運(yùn)算的高速實(shí)現(xiàn)方法是很有意義的。FPGA的運(yùn)算速度快并且可以并行運(yùn)算，和其它矩陣運(yùn)算的實(shí)現(xiàn)方式相比，F(xiàn)PGA有其獨(dú)特的優(yōu)勢(shì)。本文主要設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的各種矩陣運(yùn)算模塊。 本文首先介紹了矩陣運(yùn)算的特點(diǎn)和原理，接著討論了FPGA浮點(diǎn)運(yùn)算單元的VHDL設(shè)計(jì)方法，在此基礎(chǔ)上，設(shè)計(jì)了矩陣相乘累加、三角矩陣求逆和一般矩陣分解求逆的運(yùn)算模塊，給出矩陣階數(shù)擴(kuò)大時(shí)各種矩陣運(yùn)算的分塊實(shí)現(xiàn)方法。然后在ModelSim環(huán)境下仿真了一般矩陣的求逆模塊，與Maflab仿真結(jié)果比較，分析了運(yùn)算精度、時(shí)間復(fù)雜度和資源占用情況，在VIRTEX-4系列FPGA硬件平臺(tái)上進(jìn)行了調(diào)試和測(cè)試，并通過(guò)USB接口將矩陣運(yùn)算結(jié)果送入PC機(jī)，驗(yàn)證了基于FPGA矩陣運(yùn)算的正確性和可行性。最后對(duì)矩陣求逆模塊在雷達(dá)信號(hào)中的應(yīng)用作了簡(jiǎn)單介紹。
上傳時(shí)間： 2013-07-20
上傳用戶：561596
ChipScope Pro具有傳統(tǒng)邏輯分析儀的功能，是針對(duì)Xilinx VIRTEX Pro等系列FPGA的在線片內(nèi)信號(hào)分析工具，主要功能是通過(guò)JTAG口，實(shí)時(shí)、在線、方便地觀察到FPGA內(nèi)部的信號(hào)，給調(diào)試、故障定位提供極大的方便。ChipScope Pro的基本原理是利用FPGA中未使用的BlockRam,根據(jù)用戶設(shè)定的觸發(fā)條件將信號(hào)實(shí)時(shí)的保存到這些BlockRam中，然后通過(guò)JTAG口傳送到計(jì)算機(jī)，最后在計(jì)算機(jī)屏幕上顯示出時(shí)序波形。
上傳時(shí)間： 2013-05-22
上傳用戶：wangrijun
ISE 7.1i獨(dú)特的集成度、高速度以及易用性可以幫助設(shè)計(jì)人員解決所面臨的最緊迫的一些挑戰(zhàn)。新版工具集成了主要功耗分析、分層設(shè)計(jì)、仿真和調(diào)試等功能，還支持目前應(yīng)用越來(lái)越多的基于Linux的設(shè)計(jì)環(huán)境。工具中還包括了針對(duì)在所有性能領(lǐng)域全球都最快的FPGA - VIRTEX-4系列的新速度文件。 與競(jìng)爭(zhēng)解決方案相比，ISE 7.1i的邏輯構(gòu)造性能優(yōu)勢(shì)高達(dá)70%，同時(shí)在DSP、嵌入式處理和連接功能方面也遙遙領(lǐng)先。設(shè)計(jì)人員可在設(shè)計(jì)中充分享受這些優(yōu)勢(shì)。ISE 7.1i中還包括了對(duì)新推出的全球成本最低的FPGA產(chǎn)品--
標(biāo)簽： Xilinx_ISE
上傳時(shí)間： 2013-07-14
上傳用戶：dianxin61
本文主要研究了認(rèn)知無(wú)線電頻譜感知功能的關(guān)鍵技術(shù)以及硬件實(shí)現(xiàn)方法。首先，提出了認(rèn)知無(wú)線電頻譜感知功能的硬件實(shí)現(xiàn)框圖，包括射頻前端部分和數(shù)字信號(hào)處理部分，接著簡(jiǎn)單介紹了射頻前端電路的功能與特性，最后重點(diǎn)介紹了數(shù)字信號(hào)處理部分的FPGA實(shí)現(xiàn)與驗(yàn)證過(guò)程。 數(shù)字處理部分主要實(shí)現(xiàn)寬帶信號(hào)的短時(shí)傅立葉分析，將中頻寬帶數(shù)字信號(hào)通過(guò)基于多相濾波器組的下變頻模塊，實(shí)現(xiàn)并行多通道的數(shù)字下變頻，然后對(duì)每個(gè)信道進(jìn)行重疊加窗處理，最后再做快速傅立葉分析(FFT)，從而得到信號(hào)的時(shí)頻關(guān)系。整個(gè)系統(tǒng)主要包括：延時(shí)抽取模塊、多相濾波器模塊、32點(diǎn)開(kāi)關(guān)式流水線FFT模塊、滑動(dòng)窗緩沖區(qū)、256點(diǎn)流水線FFT模塊等。 本設(shè)計(jì)采用Verilog HDL硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)，基于Xilinx公司的VIRTEX-4XC4VSX35芯片。整個(gè)系統(tǒng)采用全同步設(shè)計(jì)，可穩(wěn)定工作于200MHz，其分析帶寬高達(dá)65MHz，具有很高的使用價(jià)值。
標(biāo)簽： FPGA 認(rèn)知無(wú)線電 感知功能 頻譜
上傳時(shí)間： 2013-06-13
上傳用戶：bcjtao
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
