亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

Veilog

  • Veilog 代碼 用戶可以直接調(diào)用

    Veilog 代碼 用戶可以直接調(diào)用,作為底層模塊。同時(shí)已經(jīng)編譯成功,可以作為基本單元庫(kù)。

    標(biāo)簽: Veilog 代碼 用戶

    上傳時(shí)間: 2014-01-14

    上傳用戶:ayfeixiao

  • Veilog實(shí)現(xiàn)的狀態(tài)機(jī)乘法器.可以參考

    Veilog實(shí)現(xiàn)的狀態(tài)機(jī)乘法器.可以參考

    標(biāo)簽: Veilog 狀態(tài) 乘法器

    上傳時(shí)間: 2013-12-31

    上傳用戶:yulg

  • Veilog HDL編的七段譯碼顯示電路。自己做的第一個(gè)此類程序

    Veilog HDL編的七段譯碼顯示電路。自己做的第一個(gè)此類程序,編譯仿真通過,感覺不錯(cuò)

    標(biāo)簽: Veilog HDL 譯碼 顯示電路

    上傳時(shí)間: 2014-01-25

    上傳用戶:gououo

  • Veilog例程書籍

    Veilog例程書籍,有8255的例程,還有其他的程序

    標(biāo)簽: Veilog 書籍

    上傳時(shí)間: 2013-12-06

    上傳用戶:qweqweqwe

  • 一個(gè)Veilog HDL程序

    一個(gè)Veilog HDL程序,可以直接應(yīng)用,

    標(biāo)簽: Veilog HDL 程序

    上傳時(shí)間: 2014-01-21

    上傳用戶:chongcongying

  • 在FPGA實(shí)現(xiàn)的加法器實(shí)現(xiàn)的Veilog代碼

    在FPGA實(shí)現(xiàn)的加法器實(shí)現(xiàn)的Veilog代碼,應(yīng)用軟件為賽林思公司的ISE9.1

    標(biāo)簽: Veilog FPGA 加法器 代碼

    上傳時(shí)間: 2017-05-16

    上傳用戶:youlongjian0

  • 基于FPGA的16點(diǎn)FFT實(shí)現(xiàn)Veilog

    基于FPGA的16點(diǎn)FFT實(shí)現(xiàn)Veilog

    標(biāo)簽: Veilog FPGA FFT

    上傳時(shí)間: 2013-11-25

    上傳用戶:lixinxiang

  • DDR SDRAM的Veilog hdl程序

    DDR SDRAM的Veilog hdl程序,經(jīng)過驗(yàn)證 效果不錯(cuò)

    標(biāo)簽: Veilog SDRAM DDR hdl

    上傳時(shí)間: 2017-08-11

    上傳用戶:tonyshao

  • 基于FPGA的GPS中頻數(shù)字接收機(jī)

    本文進(jìn)行了基于FPGA的GPS直序偽碼擴(kuò)頻接收機(jī)的設(shè)計(jì)和數(shù)字化硬件實(shí)現(xiàn)。論文首先對(duì)GPS衛(wèi)星導(dǎo)航定位系統(tǒng)進(jìn)行了分析,并對(duì)與數(shù)字化接收機(jī)直接相關(guān)聯(lián)的GPS信號(hào)中頻部分結(jié)合實(shí)際系統(tǒng)要求進(jìn)行了設(shè)計(jì)和分析,由此確定了數(shù)字化偽碼捕獲跟蹤接收機(jī)研制的具體要求,之后完成了接收機(jī)中頻數(shù)字化方案設(shè)計(jì)。同時(shí)對(duì)偽碼捕獲跟蹤后端的載波捕獲跟蹤的實(shí)現(xiàn)方案進(jìn)行了描述和分析。最后利用EDA工具在FPGA芯片上實(shí)現(xiàn)了GPS數(shù)字化接收機(jī)的偽碼捕獲跟蹤。 受工作環(huán)境的制約,GPS衛(wèi)星接收機(jī)系統(tǒng)首先表現(xiàn)為功率受限系統(tǒng),接收機(jī)必須滿足在低信噪比條件下工作。同時(shí)接收機(jī)與衛(wèi)星間高動(dòng)態(tài)產(chǎn)生的多普勒頻率,給接收機(jī)實(shí)現(xiàn)快速捕獲帶來了難度。通過仿真分析,綜合了實(shí)現(xiàn)難度和性能兩方面因素,針對(duì)小信噪比工作條件提出了改進(jìn)型的序貫偽碼捕獲實(shí)施方案。同時(shí)按照捕獲概率和時(shí)間的要求,對(duì)接收機(jī)偏壓、上、下門限、NCO增益等進(jìn)行了設(shè)計(jì)和仿真分析,確定了捕獲的數(shù)字化實(shí)現(xiàn)方案,偽碼跟蹤采用超前滯后環(huán)方案。捕獲完成后可使本地偽碼與接收偽碼的相對(duì)誤差保持在±1/4碼元范圍內(nèi),而跟蹤環(huán)路的跟蹤范圍為±4/3碼元,保證了捕獲到跟蹤的可靠銜接,同時(shí)采用可變環(huán)路帶寬措施解決了跟蹤速度和精度的矛盾。 在數(shù)字化實(shí)現(xiàn)設(shè)計(jì)中,給出了詳細(xì)的數(shù)字化實(shí)現(xiàn)方案和分析,這樣在保證工作精度的同時(shí)盡量減少硬件資源的開銷,利用EDA工具,采用Veilog設(shè)計(jì)語(yǔ)言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成數(shù)字化接收機(jī)偽碼捕獲跟蹤的實(shí)現(xiàn),并在其開發(fā)平臺(tái)上對(duì)數(shù)字化接收機(jī)進(jìn)行了仿真驗(yàn)證,在給定的工作條件下達(dá)到了設(shè)計(jì)性能和指標(biāo)要求。

    標(biāo)簽: FPGA GPS 中頻 數(shù)字接收機(jī)

    上傳時(shí)間: 2013-04-24

    上傳用戶:15510133306

  • 串口操作源代碼

    串口操作源代碼,本代碼采用Veilog hdl語(yǔ)言編寫,并經(jīng)過本人多次驗(yàn)證。

    標(biāo)簽: 串口 操作 源代碼

    上傳時(shí)間: 2015-05-20

    上傳用戶:luke5347

主站蜘蛛池模板: 红河县| 财经| 晋州市| 郁南县| 南澳县| 潞西市| 营口市| 盐山县| 剑川县| 丹棱县| 辉南县| 固安县| 桓台县| 从化市| 城步| 新泰市| 房山区| 鄂托克前旗| 建水县| 青川县| 濮阳县| 来安县| 库伦旗| 田阳县| 蓬溪县| 彰武县| 钟山县| 内丘县| 蒙城县| 扶绥县| 德安县| 建昌县| 中西区| 拉孜县| 珲春市| 定远县| 固镇县| 永昌县| 沽源县| 瑞安市| 涿州市|