一個介紹Verilog HDL的經(jīng)典資料，覺得很有用，與大家共同享用。
標簽： Verilog HDL
上傳時間： 2016-08-12
上傳用戶：小鵬
Verilog HDL數(shù)字控制系統(tǒng)設(shè)計實例
標簽： Verilog HDL 數(shù)字控制
上傳時間： 2014-01-20
上傳用戶：亞亞娟娟123
這是一個用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運行。
標簽： Verilog Quartus HDL 語言
上傳時間： 2014-01-13
上傳用戶：tonyshao
《Verilog HDL程序設(shè)計教程》源代碼
標簽： Verilog HDL 程序設(shè)計 教程
上傳時間： 2016-08-20
上傳用戶：songyue1991
數(shù)據(jù)交織器 verilog HDL源文件
標簽： verilog HDL 數(shù)據(jù) 交織器
上傳時間： 2013-12-23
上傳用戶：561596
幀同步Verilog HDL源程序 實現(xiàn)接收機的同步功能
標簽： Verilog HDL 幀同步 源程序
上傳時間： 2016-08-22
上傳用戶：c12228
lab1——FPGA這個文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實現(xiàn)
標簽： FPGA verilog lab1 Hdl
上傳時間： 2014-10-29
上傳用戶：stella2015
這個文件中提供了 verilog hdl 的在ultra edit32中編程所需要的語法
標簽： verilog ultra edit hdl
上傳時間： 2013-12-04
上傳用戶：R50974
這個文件中使用verilog hdl簡單的利用基本運算實現(xiàn)了微型的cpu設(shè)計開發(fā)過程
標簽： verilog hdl cpu 運算
上傳時間： 2016-08-24
上傳用戶：hgy9473
BCD編碼的Verilog HDL程序，能夠?qū)崿F(xiàn)BCD編碼與卷積碼。
標簽： Verilog BCD HDL 編碼
上傳時間： 2014-02-18
上傳用戶：yyq123456789
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
