·此書是關(guān)于各種DSP的FPGA實(shí)現(xiàn)的書,包括DSP算法原理,算法優(yōu)化,以及FPGA的硬件實(shí)現(xiàn),包括完整的VHDL,Verilog HDL代碼!原版教材,市場上沒有賣,掃描版,很清晰
標(biāo)簽： FPGA 算法 教材
上傳時間： 2013-05-20
上傳用戶：bugtamor
· 本書系統(tǒng)地介紹了一種在專用集成電路設(shè)計(jì)領(lǐng)域具有廣泛應(yīng)用前景的硬件描述語言——Verilog HDL語言。利用Verilog HDL語言設(shè)計(jì)數(shù)字邏輯電路和數(shù)字系統(tǒng)的新方法，是電子電路設(shè)計(jì)方法的一次革命性的變化，也是21世紀(jì)的電子工程師所必須掌握的專門知識。 本書共分12章。第1章對硬件描述語言進(jìn)行了概述，并給出了EDA的典型設(shè)計(jì)流程與有關(guān)硬件
標(biāo)簽： VerilogHDL 數(shù)字系統(tǒng)設(shè)計(jì)
上傳時間： 2013-07-14
上傳用戶：qazxsw
·SystemVerilog is a rich set of extensions to the IEEE 1364-2001 Verilog Hardware Description Language (Verilog HDL). These extensions address two major aspects of HDL-based design. First, modeling ver
標(biāo)簽： nbsp SystemVerilog Design for
上傳用戶：ainimao
·
標(biāo)簽： Verilog nbsp HDL 實(shí)踐
上傳時間： 2013-06-13
上傳用戶：ljthhhhhh123
華為內(nèi)部的FPGA設(shè)計(jì)培訓(xùn)教程，詳細(xì)闡述了設(shè)計(jì)流程圖、Verilog HDL設(shè)計(jì)、邏輯仿真、邏輯綜合。對大家的學(xué)習(xí)一定有幫助的。
標(biāo)簽： FPGA 華為 培訓(xùn)教程
上傳時間： 2013-08-08
上傳用戶：q123321
FPGA&SOPC快速入門教程(PDF)，基于Verilog HDL語言，開發(fā)環(huán)境Quartus
標(biāo)簽： FPGA SOPC 快速入門
上傳時間： 2013-08-14
上傳用戶：半熟1994
主要介紹了等精度頻率測量原理，該原理具有在整個測試頻段內(nèi)保持高精度頻率\r\n測量的優(yōu)點(diǎn) 同時在該原理基礎(chǔ)上，采用了Verilog HDL語言設(shè)計(jì)了高速的等精度測頻\r\n模塊，并且利用EDA開發(fā)平臺QUARTUS11 3 .0對CPLD芯片進(jìn)行寫人，實(shí)現(xiàn)了計(jì)數(shù)等\r\n主要邏輯功能 還使用C語言設(shè)計(jì)了該等精度頻率計(jì)的主控程序以提高測量精度。本設(shè)\r\n計(jì)實(shí)現(xiàn)了對頻率變化范圍較大的信號進(jìn)行頻率測量，能夠滿足高速度、高精度的測頻要\r\n求。
標(biāo)簽： 等精度 測量原理 頻率
上傳時間： 2013-08-16
上傳用戶：chenbhdt
介紹了光纖光柵感溫火災(zāi)探測系統(tǒng)的應(yīng)用原理，并重點(diǎn)闡述了用CPLD 設(shè)計(jì)虛擬MC14499 器件模塊，給出并解釋了用Verilog HDL 語言實(shí)現(xiàn)的部分程序和仿真測試結(jié)果。
標(biāo)簽： 光纖光柵 火災(zāi)探測
上傳用戶：zhang_yi
基于FPGA設(shè)計(jì)數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的VeriLog-HDL建模方案
標(biāo)簽： FPGA 數(shù)字鎖相環(huán)
上傳時間： 2013-08-19
上傳用戶：Huge_Brother
基于QUARTUSII軟件 實(shí)現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信\r\n所用語言位verilog HDL
標(biāo)簽： QUARTUSII CYCLONE ATERA FPGA
上傳時間： 2013-08-20
上傳用戶：it男一枚
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
