?? VeriLog技術(shù)資料

?? 資源總數(shù)：3077
?? 技術(shù)文檔：5
?? 源代碼：19564
VerilogHDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VerilogHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]

?? VeriLog熱門資料

查看全部3077個(gè)資源 ?

?? VeriLog技術(shù)文檔

查看更多 ?

?? VeriLog源代碼

查看更多 ?
?? VeriLog資料分類